TA的每日心情 | 开心 2020-7-28 15:35 |
---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
元器件的封装制作是原理图与PCB设计的第一步。自行设计封装固然可行,但通常要花费一定时间。使用芯片厂家提供的封装库是一个便捷的手段,尤其对于具有通用性的PCB封装。例如德州仪器公司与 Accelerated Designs公司合作制作了自己几乎全部元器件的封装库,整合为bxl文件,可以使用Ultra Librarian创建cadence原理图与PCB封装。' G2 u! P. c" [, P
以C2000处理器TMS320F28069芯片为例,本文将介绍使用该工具生成封装库的方法。
9 j8 O2 K8 O1 d# ]# m2 g0 HUltra Librarian的安装与bxl文件的下载, a$ L; t; J2 ^/ C
Ultra Librarian软件可以在ti官网直接下载。在ti官网搜索TMS320F28069,在芯片主页打开质量与封装选项,页面下方可以看到bxl文件与Ultra Librarian软件的下载链接。9 Q# s B! n, H+ y4 }, D
" c$ k4 _8 {6 Y0 M7 r9 E
Ultra Librarian软件按照默认安装即可。; |( p- m2 B( P. n5 v! f
. E5 D1 F6 t8 H4 G2 N TMS320F28069封装中,下载LQFP100为例。
/ z2 \' p% d3 E! P0 _0 q! j: L, |3 _- G# \" w( i) W6 M. h6 S0 V
使用Ultra Librarian生成Cadence原理图与PCB封装
* P0 ]! L0 f! C5 F: ?1 r$ nUltra Librarian可以直接打开bxl文件,其中左侧为PCB封装预览,右侧为原理图封装预览(上面还有一个3D封装,我不知道是哪里来的…)。
! T( V, b0 G# ^- R( U6 [) Z i3 F' x5 G3 u& d+ p
Ultra Librarian软件设置如下:其中勾选Cadence allegro选项,注意选择自己的Cadence软件版本,本文以16.6版本为例。该选项对应PCB封装;同时勾选Cadence Allegro Capture选项,该选项对应原理图封装。
* e- q6 G, v0 e1 Y& }3 H [3 U5 F8 m2 ]8 c5 A7 n
点击Step 3. Export to Selected Tools生成封装。PCB封装生成过程中,需要调用Allegro软件。处理过程可能比较长,请耐心等待。
( g" h. C5 G6 g H: U6 s$ S, y: @! Q7 J" X1 [
PCB封装的处理以及加入3D模型; i! E) o* x& W' a- P( G
封装生成之后,可以打开Ultra Librarian输出文件夹(UltraLibrarian\Library\Exported\Allegro)中对应时间生成的文件,其中.dra .psm .pad文件均为必须文件,其中pz100代表中等密度封装,pz100-l代表高密度封装,pz100-m代表低密度封装。此时可以用Allegro软件打开dra文件查看具体封装。
8 A4 f( y; S& M1 q- N
3 g* \% }: A1 } 为了便于整理,可以将上述文件复制到自己的封装库文件夹中,本文中将其复制到C:\Cadence\mypcblib目录下。2 k8 | y2 q4 p" _# n0 U
h: G) W+ p5 l3 D% _) R. S8 M% x 为了使得PCB封装更接近于实际效果,可以下载其3D外形加入到封装中。这里推荐到3D ContentCentral下载3D封装。
$ `: ]! t9 Q7 r- I' C1 P" t' ? 搜索LQFP100,选择合适的器件。% ?: v' l5 G" b2 }2 {4 r
6 N/ e: S! W: p V3 | N& E+ @/ L 打开器件页面,选择STEP文件下载并保存在3D封装文件夹中,本文对应为C:\Cadence\step。6 P1 _- r, E! O! A, q: z/ x
6 N- n3 A0 C. C) Y. L
打开Allegro软件,添加steppath路径。
; n0 p G" A& {' F1 U' u% G# c* Z! N$ @# k: I$ U& V x
打开pz100封装,选择setup-Step Packaging Mapping,选择LQFP100并进行方向位置的微调,点击Save进行保存并退出。此时,如果Allegro调用该PCB封装,则会自动加载其3D模型。3 a7 C0 d# I/ s1 C
, R. V) U- |" z- X0 A$ @: _9 N原理图封装的处理% `6 C5 ]0 r, p0 p, e8 N" p
Ultra Librarian生成的封装需要经过Cadence导入方可使用。打开Cadence Capture软件,选择file-Import Design,打开UltraLibrarian\Library\Exported\orcad路径下对应的edf cfg文件,如图所示。4 M' y1 c' t% N+ b# v
: q2 [+ A1 X/ M 生成完毕后,文件夹内会出现OLB,即为原理图库文件。为了方便起见,可以将库里的元器件复制到自建库中,同时指定PCB封装为pz100。8 t8 l0 U" `! t8 [ l7 f$ C
新建工程进行测试
8 y. P8 R- i- r6 t( Z" H$ i新建一个工程进行原理图与PCB封装测试。) }* B. M1 ~5 |- d# R" N( H: Q1 y0 [
* H1 y1 M# p& D6 [: g+ J7 E 原理图中仅仅放置F28069,然后生成网络表并用Allegro软件打开。. P7 l* w, u. @. h
1 B8 T" A: I L# O6 I3 z9 C$ A. s
此时可以在Allegro软件中对该器件进行放置,选择3D方式进行查看,可以看到器件的3D效果。7 c* k# h: x; o& }/ ~: f: t! G
e, b; C% a2 B2 n! w t- s1 @. S& F, |' t4 w+ K$ v' @% L5 s( i
8 B; D: d) ]; D2 Y0 L0 j% n
2 s" V- a8 q; q' U7 z4 e! v0 a; R* z$ k& Y, F
( W8 z! c5 y; F8 d* A |
|