关于规则设定

gddwl

请教各位DX，pads里可以像allegro那样设定区域规则吗？

jimmy

NO

gddwl

这就是PADS的一弱点咯。那走线时不同的区域要有不同的线宽各位是怎样解决的呢？

jimmy

走BGA时间距设小一点（前提是要符合板厂的制程），全部的线走出BGA后，再把规则设大一点。
2 r$ N2 x1 ^) |2 L( d, o0 Z3 d
' L& `  g' g& m' s" L, m- f2 c布线完成后，DRC检查时，BGA里面的线就会报错。
1 X7 `! l4 j9 `8 w9 x2 v
然后再把规则设回来后，再执行DRC检查，此时应该是没有DRC错误出现的。

4 P9 X* N; _3 P8 l# L" GOK，放心出光绘，IPC网表进行制板吧

jimmy

比allegro麻烦一点，不过你用多了就习惯了，习惯成麻木了。
+ M3 P6 I  P1 d2 d不然你就用回allegro算了