EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mengyijiu 于 2020-4-7 22:07 编辑
5 J+ [+ }, F3 S2 f% c
0 E1 O7 J" ]3 v' H4 E! ~1、晶体：无源晶振 1）晶体则是无源晶振的简称，也叫谐振器；英文名称是crystal，电路上简称为XTAL。 2）无源晶振（晶体）一般是直插两个脚的无极性元件，需要借助时钟电路才能产生振荡信号。常见的有49U、49S封装； 3）一般是两个管脚，需要专门的时钟电路才可起振，像普通的单片机需外接晶体和两个电容； 3 _- n% s* K1 X
2、晶振：有源晶振 1）晶振是有源晶振的简称，又叫振荡器。英文名称是oscillator 2） 有源晶振（晶振）内部有时钟电路，只需供电便可产生振荡信号。一般分7050、5032、3225、2520几种封装形式 3）一般是四个腿，有的有源晶振为单端输出，有的为差分输出，是晶体和外围电路的结合（晶振里面包含了晶体和起振电路）。 1 v! A3 L2 Z) D
3、EMC的处理 1）无源晶振EMC的处理 ① C1、C2为谐振电容，根据功能需要取值(见晶振规格书需求)；②R1、R2可以根据实际情况更换为低阻抗的磁珠(先用0R电阻占位)；③ C3为预设计，可根据测试情况增加或者调整(仅在OUT端加这个电容，大小小于负载电容)；④ L1/L2可根据测试情况增加或调整；⑤外壳接地。
图一 2）有源晶振EMC的处理 原理图设计要点： (1)、晶振电源去耦非常重要，建议加磁珠，去耦电容选三个，容值递减。 (2)、时钟输出管脚加匹配，具体匹配阻值，可根据测试结果而定。 (3)、图二中加了一个电容，容值要小(加大了有什么结果，你可以试一试)，构成了一级低通滤波，电阻、电容的选择，根据具体测试结果而定。
图二
图三 PCB设计要点： (1)、在PCB设计是，晶振的外壳必须接地，可以防止晶振的向往辐射，也可以屏蔽外来的干扰。 (2)、晶振面要铺地，可以防止干扰其他层。因为有些人在布多层板的时候，顶层和底层不铺地，但是建议晶振所在那一块铺上地。 (3)、晶振底下不要布线，周围5mm的范围内不要布线和其他元器件(有的书是建议300mil范围内，大家可以参考)，主要是防止晶振干扰其他布线和器件。 (4)、晶振不要布在板子的边缘，下因为为了安全考虑，板卡的地和金属外壳或者机械结构常常是连在一起的，这个地我们暂且叫做参考接地板，如果晶振布在板卡的边缘，晶振与参考接地板会形成电场分布，而板卡的边缘常常是有很多线缆，当线缆穿过晶振和参考接地板的电场是，线缆被干扰了。而晶振布在离边缘远的地方，晶振与参考接地板的电场分布被PCB板的GND分割了，分布到参考接地板电场大大减小了。 (5)、当然时钟线尽量要短。如果你不想让时钟线走一路干扰一路，那就布短吧。 3 o! X; {1 t* T) N; ~, W) `3 f
! y, Z3 b( `( K {& B, b; G, U# V7 G
: I5 d. M! z- Y# s5 Q | 
[复制链接]
/1 
发表于 2020-4-6 23:05
收藏
淘帖
支持！
反对！
楼主