|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
“Has no driver”的解决方法' K) m5 ?9 w9 T
* m$ T& @' g; {/ ^$ i
今天在进行原理图绘制完成后,对其进行编译,发现出现好多相同的错误:“......has no driver”,找了很久,没有发现什么错误。经过慢慢摸索:原来,我开始只是新建了一个schematic文件,即单单是对一个sch文件进行编译,所以,出现了前述的“has no driver”的error!+ J/ z+ R" }3 H
0 z& W* V# [9 a! m
; Z9 E$ `" z) W4 V; i I4 \: w解决方法:- K" V- e) T# d) C o# p- h
将schematic原理图添加到某工程,再编译就不会出现那些error了。
2 g6 r) I( T- ^4 }5 _. o
% o; s: U" j7 S0 S* V# x还可参考:
2 L8 d& A1 c5 e: l& A$ A解法一:你使用的元件对应的引脚是输入的,可以改变原理图中对应元器件的引脚属性解决。% X3 l: h. ~! J* }4 j3 G
" z/ B4 p8 K9 [% X
解法二:在protel中,软件会检查你的输入管脚有没有连,这样的好处是提醒画图的人还有输入管脚悬空的,我们知道,在电路系统中,大部分输入管脚是不允许悬空 的.所以建议画图的人在做原理图库的时候尽量把元件管脚的属性加上,这样可以不让自己出错.如果有输入哪个管脚必须悬空的话,可以在上面添加忽略ERC检查.这样编译的时候就没有警告了!
5 C1 k c7 J( ?% y" b8 z, E) O4 Z% U. E" {1 p9 [% H7 U
解发三:在做元件封装的时候,管脚的electrical type有很多选择,一般情况下,选择passive就没事了2 I& `& q& X4 F- o O* J
5 h D8 {2 Y% X% s
解发四:设置属性。在Project-Error Reporting-Violations Associated with Nets 3 H9 w) g0 m" U4 T. F% x) b5 }
Signals with no driver中,选择no report, $ B' t, f: Y6 I( K% G- G
, k8 ^6 K$ ~, x# T& L
" P u! |5 F& q, x+ Z% z9 y9 ~更多内容,请点击 冰剑工作室 |
|