|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
现在做一块ARM（PXA310）的板子，里面有要求比较多的阻抗控制，DDR, USB, bluetooth，还有一根天线: d! w* p( H, r ]2 H
8 p/ s7 Y7 j) N8 F) s8 p6 o# `8层板，top/gnd/in1/vcc/gnd/in2/vcc1/bottom（个人想法，欢迎拍砖，当然也是参考比较典型的8层stackup）6 `5 U$ W+ a8 G, s
j; X) y# }3 L# c0 w
Guideline要求DDR的microstrip 阻抗控制在90 ohm, stripline阻抗控制在60 ohm，给出的线宽为3/4，姑且不去讨论制造工艺，一条net表层和内层的阻抗不一致肯定是不允许的，是我理解错误，还是guideline有问题呢，下面是guideline的stackup，注意是6层板的，表层的线都没有参考层面了，如何做阻抗控制，有图为证
4 H' A7 i8 K& R; C- I, i
7 O) a3 K: @6 N( A6 a* }$ I现在认为guideline是不靠谱的，需要自己做一个stackup,综合USB差分阻抗90 Ohm，（单线也就大概40多吧），DDR的不靠谱的阻抗控制，应该如何设计stackup呢。以前没有做过类似工作，请教一下做stackup的基本流程，或者是一个大致的思路，具体的计算我再慢慢来。
# A1 {; \* X6 M2 Y0 K% `9 O电源阻抗有计算方法吗，还是说依靠经验做完了再做仿真没问题就OK# V5 }$ |0 n# K# `) {! `
, y9 L: n) O8 e2 q% t U6 D |
|
/1 
发表于 2010-5-8 03:00
收藏
淘帖
支持！
反对！
楼主