关于参考层面/叠构的问题

legendarrow

以前做服务器主板的时候，每一层信号都会有相应的回流层面。现在做一块ARM的板子，design guideline上给了一个典型的6层板叠构，top/in1/vcc/vcc1/in2/bottom,有一个疑惑，top和bot层的信号不需要参考层面吗。选择最小阻抗为回流路径，那么top和bot比较典型的回流方式是怎样的。
在SDRAM的design guideline里面要求microstrip阻抗为90 Ohm +/-10%, 没有参考层面如何控制表层的阻抗
" |4 d$ j, s1 r- s- _
还有一个问题（问题多多，呵呵）
% B- L7 [, f5 r) |! F+ h8层板的stackuo：top/gnd/in1/vcc/vcc1/in2/gnd2/bottom, in1处于gnd与vcc之间，如果调整in1到gnd之间的pp薄些，in1到VCC的core厚些，是不是就可以不考虑in1与VCC的耦合从而不用考虑in1层的信号线在vcc上的跨moat问题了呢

cwfang

回复 1# legendarrow


, g3 w# m: f8 ]6 t7 L, W    第一个问题，显然你说的那种叠层，表层和底层尽量不要走线，或者走短线。重要的信号线都走在中间层，有利于信号的回流和控制阻抗。还有你在表层和底层铺上铜，这样也有利于信号回流。如果你想在顶层与底层走线，建议使用下面的叠层：top，gnd，s1，s2，vcc，bottom。不过这种叠层，电源和地的耦合差一些。
   第二个问题信号回流选择的是阻抗最低的路径回流，所以应该选择的是地平面回流，只要地平面是完整的，所以应该不会存在跨分隔，如果不放心，只有仿真试试了

legendarrow

回复 2# cwfang

非常感谢，这样看来design guideline上也不是全部是对的。 因为他要求top层布线没有参考层面同时还要求对top层的信号做阻抗控制，感觉这是不可能实现的。
你讲地与电源的耦合度不好，是不是会引起电源阻抗过高，造成电压不稳呢，那么电源与地的耦合式如何改变电源的阻抗的呢，电源的阻抗是如何计算的呢，以前听说在地与电源之间加上decoupling电容会降低电源的阻抗，是通过什么过程实现的，谢谢

cwfang

回复 3# legendarrow


/ Y% B# R- G* h    控制电源阻抗主要是让电源和地尽可能的靠近，然后电源线尽可能的粗，合理使用去耦电容。还要考虑高频下的谐振现象

legendarrow

回复 4# cwfang


    有没有一个量化的过程呢，或者说依靠经验，然后再做仿真验证

cwfang

回复 5# legendarrow
! E  B2 N) ]2 n" Y$ }
  q$ Q9 m7 `6 n0 p+ y8 q
    其实做仿真是最好的方法，电源完整性仿真

legendarrow

回复  legendarrow
; C6 y$ B2 A' p" U: n4 o$ ?8 m

2 [! L. b0 c+ v3 A: D    其实做仿真是最好的方法，电源完整性仿真
# P' ~; w* ^+ n: D# S# G: t  t, Dcwfang 发表于 2010-5-6 15:05

. |- L/ C  l, ]) t* y) k9 Y2 k

& w7 _7 l/ s! u+ p: l7 z# A1 l* o9 E. y+ {   谢谢了

ieracll

电源仿真是用什么软件？

CAD_SI

top层的线也可以参考第3层

cwfang

回复 8# ieracll


9 Y* v+ u# I  O% Q/ |    siwave

legendarrow

top层的线也可以参考第3层
CAD_SI 发表于 2010-5-8 12:19

可以吗，呵呵，对这块不太了解，其实如果按照定义，沿着阻抗最小的路径，应该也是第三层。从前都是讲参考相邻层，一下转不过弯

232704482

DDDDDDDDDDDD

qing

学习，顶

loveb771

8层板的stackuo：top/gnd/in1/vcc/vcc1/in2/gnd2/bottom, in1处于gnd与vcc之间，如果调整in1到gnd之间的pp薄些，in1到VCC的core厚些，是不是就可以不考虑in1与VCC的耦合从而不用考虑in1层的信号线在vcc上的跨moat问题了呢
# R8 Y' h( ~6 t' D
这个想法很好，根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT 问题

doya

top层的线当然可以参考第3层，这也是控制阻抗的方法之一。