PCB布局的信号完整性要求

ytm

PCB布局的信号完整性要求
        　　1、始端匹配靠近发端器件，终端匹配靠近接收端器件。
5 o, d4 N5 _/ M+ R$ h" `9 H        　　2、退耦电容靠近相关器件放置
        　　3、晶体、晶振及时钟驱动芯片等靠近相关器件放置。
0 R7 u) W' g+ n# t        　　4、高速与低速，数字与模拟按模块分开布局。
/ m$ h) F2 n1 ]$ }+ W# }# T4 d        　　5、根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求。
0 \7 W0 W/ P5 j2 Q* ?        　　6、若为改板设计，结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。
        　　7、对同步时钟总线系统的布局满足时序要求。
6 S* n) L  r3 ]" Z
1 B4 D( i$ L& P8 Z9 F
  R" _- u3 A; B# a7 ~+ C1 a

embnn

高速与低速，数字与模拟按模块分开布局
) e. \* ]- J* x, Z" }9 D2 K( I