SERDES接口电路设计

雷北城

串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围，并行接口已经被高速串行链接，或SERDES（串化器/ 解串器）所取代。起初，SERDES 是独立的ASSP或ASIC 器件。在过去几年中已经看到有内置SERDES的FPGA 器件系列，但多见于高端FPGA芯片中，而且价格昂贵。

' h/ X2 m' B3 Y. U8 U& p$ a　　本方案是以CME最新的低功耗系列FPGA的HR03为平台，实现8/10b的SerDes接口，包括SERDES收发单元，通过完全数字化的方法实现SERDES的CDR（Clock Data Recovery，时钟数据恢复），完成100~200Mhz的板间SERDES单通道通信，该SERDES接口方案具有成本低、灵活性高、研发周期短等特点。
8 Z" a: V+ V3 o; {

; W' Y9 {2 \4 U$ _/ k' m, D- i

winushej

在过去几年中已经看到有内置SERDES的FPGA 器件系列，但多见于高端FPGA芯片中，而且价格昂贵。