找回密码
 注册
关于网站域名变更的通知
查看: 559|回复: 1
打印 上一主题 下一主题

怎样用最小的代价降低MOS的失效率?

[复制链接]
  • TA的每日心情
    开心
    2019-12-23 15:32
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2020-3-26 15:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x

    【前言】) T* B, ?( Q1 |7 @. u; B
      在高端MOS的栅极驱动电路中,自举电路因技术简单、成本低廉得到了广泛的应用。然而在实际应用中,MOS常莫名其妙的失效,有时还伴随着驱动IC的损坏。如何破?一个合适的电阻就可搞定问题。
    # P1 I6 j/ S: Y  【问题分析】

    # }* e+ d1 d  [, q. y) @
      上图为典型的半桥自举驱动电路,由于寄生电感的存在,在高端MOS关闭后,低端MOS的体二极管钳位之前,寄生电感通过低端二极管进行续流,导致VS端产生负压,且负压的大小与寄生电感与成正比关系。该负压会把驱动的电位拉到负电位,导致驱动电路异常,还可能让自举电容过充电导致驱动电路或者栅极损坏。由于IC的驱动端通常都有寄生二极管,当瞬间的大电流流过驱动口的二极管时,很可能引发寄生SCR闭锁效应,导致驱动电路彻底损坏。
    , Y. k# d* Q0 {" i  【解决方法】

    : t, m1 ]4 X$ M0 P
      如上图所示,在自举驱动芯片VS端与Q1的源极之间增加一个电阻Rvs,该电阻不仅是自举限流电阻,同时还是导通电阻和关断电阻。由于占空比受自举电容影响,该电阻值一般不能取得较大,推荐值为3~10Ω较为适宜。电阻和自举电容的容值与其充电时间可以由以下公式得出:
    # ]; F' j' e7 c" K  其中C是自举电容容值,D为最大占空比。- @- f4 L3 r& v6 @; d9 A) c
      致远电子的PV系列光伏电源,内部的MOS驱动技术就帮助此款产品解决了很多高端MOS的疑难怪症,最终成就了产品的高可靠性。200~1200VDC超宽输入电压范围,长寿命、高效率、低纹波噪声、高可靠性等特点。

    7 ?' J$ y  o+ O/ X( Y/ n& \
      【其它注意事项】/ K' h7 _  f: c
      对于减小高端MOS驱动的寄生振荡,除通过增加驱动端的电阻发挥作用外,在印制电路板的设计中,还可注意以下一些细节,将寄生振荡降到最低。如:自举二极管应紧靠自举电容,功率布线尽量短且走线圆滑,直插器件应紧贴PCB以减小寄生电感等。怎么样?赶快试试吧!

    & w0 g) O* _  m

    该用户从未签到

    2#
    发表于 2020-3-26 17:33 | 只看该作者
    由于IC的驱动端通常都有寄生二极管,当瞬间的大电流流过驱动口的二极管时,很可能引发寄生SCR闭锁效应,导致驱动电路彻底损坏。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-24 13:50 , Processed in 0.156250 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表