Altium Designer 英汉菜单对应表

haidaowang

altium Designer 英汉菜单对应表

2 H% |  P. F/ C* D  P

%s - No SI model for part@%s - 没有部件的SI模型
) d, O2 R3 V! {+ l3 V8 i0 k
%s Degrees@%s 度

%s mm@%s 毫米

%s object selected in %s document@在%s个文档有%s个对象被选中
: y- p' ?% j4 c& C# K! q
# B" Q% E5 v5 W) r%s Objects Displayed (%s Selected)@%s 对象显示 (%s 被选择)

9 u8 q" Y4 T1 B& T+ b; t%s objects selected@%s 对象被选择
7 j' y% ]. M- u% {: y, z* l$ n9 ]; ^
& r' A  H2 _# i: U- P4 e7 x% Y(custom)@(自定义)
( G  o' i1 @. J3 m3 p
(pixels)@(像素)

9 p, J. \" r. N/ V* c+12 Power Port@+12 电源端口

# p! |6 V; o' e7 ^0 T$ k8 g+5 Power Port@+5 电源端口
, o0 W5 ?: }& y( l% s! U
-5 Power Port@-5 电源端口

" v; o1 i- w8 z7 J6 u0 Hidden comment strings@0 隐藏注释行
  i& T- ?2 a8 H0 H: i
0.01uF Capacitor@0.01uF 电容
+ C, j+ o; g8 P) _) J+ K
0.1uF Capacitor@0.1uF 电容

1 Locked components@1 锁定元件
* B1 V& ?. ^8 k
2 j" }- o, N  k! O1 By Ascending X Then Ascending Y@根据 X递增量决定 Y递增量

1.0uF Capacitor@1.0uF 电容
! T6 {* e1 t! Q1 t* ^
! W5 O( R  p' f100K Hertz Pulse@100KHz 脉冲
, y3 u* T# i+ s
/ |) |. w5 c8 J100K Hertz Sine Wave@100KHz 正弦波

! q& b3 \7 a* o5 T. ^100K Resistor@100K 电阻
4 ^6 ^% K5 r8 E. ~, a) H* \) n
10K Hertz Pulse@10KHz 脉冲

10K Hertz Sine Wave@10KHz 正弦波
% X6 P$ A( G6 s3 t% ]& v* w
10K Resistor@10k 电阻
% X5 v* j$ X7 j- \* T+ H
" i! a: r; H1 [( B10uF Capacitor@10uF 电容
, P  W/ \' \* L' J
4 n+ k9 u5 Z* F* k1K Hertz Pulse@1KHz 脉冲

+ @# R! y, p6 y2 b6 r# k- X" ~# N* c& J1K Hertz Sine Wave@1KHz 正弦波

) q  D$ m% c0 c2 A1K Resistor@1K 电阻
& f) O% m3 p* o1 d
1M Hertz Pulse@1MHz 脉冲

1M Hertz Sine Wave@1MHz 正弦波
6 F: v. Q4 p/ d( W5 t  J6 q
2 pads and vias with a hole size between 15and 30@2 焊盘和过孔的孔大小在15-30之间

% @$ X5 O" p! ?# x2.2uF Capacitor@2.2uF 电容

4 All testpoints@4 全部测试点
2 Y0 q  B! G- b1 h
1 S* m! F! [5 p  f* H7 U: T  m4 Port Serial InteRFace@4 端口串行接口

, o9 B7 a! l6 h2 N7 [/ _% Q' C4.7K Resistor@4.7K 电阻
+ [0 G3 @+ M) w+ y! W
; Y( G' R% D) J% F" ]: a47K Resistor@47K 电阻

5 Component track and arc silkscreenprimitives@5 元件丝印层的基本线和弧线
* Q3 u# W: E: x
A Keyword@A关键字
) q' u9 \( Z$ P; s2 e/ c
% V1 J, L  z' E% m( gAbort Simulation@终止仿真
) I6 J- Z$ R3 L' o6 n' c% a( V
5 v, n- ~/ A: a6 F0 j& D/ WAbout Design Explorer@关于设计浏览器
/ a4 `6 \: \0 L6 I5 @9 H
# h* Z3 J, p6 sAbsolute@绝对
7 w6 T. r4 t; `4 Y7 F* ~# a; u$ I
Absolute Layer@绝对层
2 n' i7 r" A5 o$ u9 d
Absolute Origin@绝对原点

" O9 q! A0 p: ?% K2 O2 J' XAC Small Signal Analysis Setup@交流小信号分析配置

( V- E/ o( ?2 C( cAccept Changes (Create ECO)@承认改变 (建立 ECO)
1 _: v2 M" U4 {1 R5 k+ }
2 X' q3 [9 B% H1 q. xAccess Code@验证码
$ z  e' l  }/ Y7 [" q' t4 L% f( ^
' B8 [9 ^$ E/ S4 [0 o, RAccuracy@精度
$ J# M2 f5 H. o" J7 Q
, r" L/ t- h4 ?Activates open documents@激活显示文本

Active Low Input@激活低电平输入

$ J0 C6 Z1 J9 q. FActive Low Output@激活低电平输出

; l- P, }0 W* f9 vActive project@当前激活项目

Active sheet@当前激活图纸

, W! q; F! @1 x4 X* Y* g9 K/ NActive Signals@激活的信号

Add All@添加全部
- k5 k! }) d) B5 L3 i. H
8 B% S- K; _4 S. a% jAdd All Waveforms@添加全部波形

Add as Rule@作为规则添加

Add Assembly Outputs@增加装配输出

# C; T- \, T2 {# Y( K! _Add Class@添加分类
3 u4 i( G+ T& m" X* F2 G4 A" ^
Add Component Part@添加元件部件
8 B4 a2 f7 W! `) K; n5 R
Add Document@增加文本
9 _* _; g4 ~, i
Add Document to Focused Project@添加文档到当前项目
" D1 J; ~& j9 ~" c% |) b. r
Add Documentation Outputs@增加文本输出
+ L+ {* m7 R0 ^4 P8 V# N" B5 C
. C- \7 v4 \) ^/ h9 j* ]Add Existing Project@添加已存在的项目

Add Fabrication Outputs@增加生产输出
% x0 P8 D+ x7 G* B" K; n7 m9 W
" n, M1 m8 r8 A, f2 DAdd first condition@添加首要条件

Add From To@添加From To
9 D$ ^: `* W0 K# E
- a; P% A$ s- h( ^! Y5 OAdd Internal Plane@增加内电层

0 O4 N& [+ s8 v. y) V* ^8 yAdd Layer@添加层

Add Library@添加库

Add License@添加许可证

! [, a$ Y: w0 V+ r# r+ h; ?& X  TAdd Net@添加网络
1 Y; D8 _  X2 G. r: S
% ]  s, X4 K5 Y9 P5 z: r! b/ I( VAdd Net Class@添加网络分类
5 Q4 d* L" Q! [
Add Netlist Outputs@增加网表输出
( F. i3 x+ F. z5 D, C; _  d
Add New Cursor@增加新光标
' N8 O: [3 m( w
Add New Model@添加新模式
: j% e( N6 r- \2 J( O' f
8 X5 P  p% M2 v* j1 k: rAdd New Project@添加新项目

( G2 x+ }0 B) S5 R( D$ ~1 F9 z% j: tAdd One@添加一个
; S5 g5 b+ _! d, X" y1 F& ^
2 f( [7 l+ [- EAdd or Remove Libraries@添加或移出库文件

Add Other Outputs@添加其他输出

+ U! J# O- I$ b& [& DAdd Plane@添加内电层
# `3 T$ L" J/ q+ l- E/ Z/ u' Z
Add Plot@增加图表

# f4 x0 e2 t# G/ v. W2 y& A4 WAdd Project To Version Control@将项目添加到版本控制

2 _% [, j2 `+ A1 G: G. BAdd Remove Component Libraries@添加移出元件库
8 G4 x/ a7 i( Z2 q  ^- _# e! c, X
Add Remove Libraries@添加/移出库文件
0 ~6 Q" r4 w. o) R
Add Reports@增加报告

/ \9 @' ]+ [7 r+ q0 X  m( m' G( WAdd Selected@添加选择的
) C7 `0 ~9 \$ P  T! m
Add Selected Primitives to Component@添加所选基本元素到元件
, L5 _9 J% N' l% V( ^2 D% [7 M# k0 [
1 F1 ^% i5 q8 j! N/ O. m5 vAdd Sheet Entry@添加图纸入口
2 Z/ H. O$ u- T$ U. N
, T6 `9 J, ], M3 S& sAdd Signal Layer@增加信号层
# k4 l8 N9 f( H) `
Add Suffix@加后缀
5 X6 a0 t/ q7 Z
/ S. n2 I+ f' A# cAdd Template to Clipboard@添加模板到剪贴板
, O, ^6 U% w, {& p: Z$ k3 p
Add To Current Sheet@添加到当前图纸
1 ^# T6 T5 Z  I+ X, u
Add to Custom Colors@添加到自定义颜色

' t( {) i+ D1 h: J( p* eAdd To Design@添加到设计
  i3 \- N6 V9 H
( n( h6 W1 l; v# HAdd To Entire Project@添加到整个项目

Add to new Y axis@增加到新Y轴
8 J3 [1 O9 L' y+ O
Add to Project@添加到项目

6 m# E4 B4 F9 W6 T6 i1 IAdd To Sheet@添加到图纸
; o: B" v% w' I5 w  j7 v  N
Add To Version Control@添加到版本控制
0 ^! k" A, C0 l( ]9 X; ]) e, |4 ?
! q, q8 `( ?/ }: x4 }) cAdd top level signals to waveform@给波形增加顶层信号
8 _! k" E* k2 e! ], X
Add Variant@添加变量
& A- M/ I: o- n$ t
& C" N( K( E4 N" @, W9 c7 wAdd Watch@增加监视
6 q* [- }, F0 F5 r+ A! z
Add Wave@增加波形

7 W, v+ p- A+ g# e% O% `3 XAdd Wave To Plot@给图表增加波形

' N0 l& v. o2 ~" o; B& mAdd Waveform@增加波形

9 U* o+ ?5 {/ F. PAdd waveforms to the new plot@给新图表增加波形
1 ?% w3 Z1 k6 y
8 {# G* W2 ~+ _  ^: c$ M0 i0 {Add Y Axis@增加 Y 轴

5 W0 E& H; i( z. ^! }" a) C! n# KAdd/Edit Model@增加/编辑模型

& @1 d7 v- N1 e& ?Add/Remove Libraries@装载/移出库文件
; ~: i/ [$ y) J  [# d  e6 `" t0 M, {
( \, U" F# E1 M( l/ X# x0 e; Q7 l+ P* `Add/Remove Library@装载/移出库
$ b* B- r9 o& U' c+ y/ e! w
AddAlias@添加别名

Advanced (Query)@高级 (查询)

/ F; N! d6 ~# g# d: W; n  @Advanced Mode@高级模式
$ l: |6 c3 o0 U$ x9 N$ P! f
1 T! p- q" M6 t% r1 H1 q! NAffected Document@所影响的文本

2 ?) e+ u8 z6 a1 F$ g0 L  B1 kAffected Object@所影响的对象

Aggregate@合计

Align Bottom@底部对齐

9 P; w* d% E. q) M; @Align Components@对齐元件

! s1 @/ q" u9 L  [3 i. zAlign Components by Bottom Edges@根据元件下缘对齐

! |7 K1 J. ?; {. i% a( \Align Components by Horizontal Centers@元件居中对齐

Align Components by Left Edges@元件左边对齐

Align Components by Right Edges@元件右边对齐

) E2 I' C9 Y. Y) D: c& N  PAlign Components by Top Edges@元件对齐顶部边缘
, N# g) W( e# @; c% O5 ]/ ~, Z
Align Components by Vertical Centers@根据垂直中心对其元件

Align Left@左对齐

Align Right@右对齐

; u. e: [+ x1 p8 ]2 NAlign Top@顶部对齐

Aligned - Bottom@对齐 - 底部
, o  `0 p" v4 c5 \. ~+ X$ S
Aligned - Center@对齐 - 中心
* _/ q# l* H; A' |4 ?; w2 h, n
) q" g3 l( A/ U# \& n- S. f/ jAligned - Inside Left@对齐 - 内部左边

Aligned - Inside Right@对齐 - 内部右边
) J$ u) ?" Q6 J$ t8 M& l+ b; ^
+ s1 }+ [. U5 ?2 R0 L/ LAligned - Left@对齐 - 左边
# @" L. \  m& c
Aligned - Right@对齐 - 右边
' t6 H5 l! Y, o; @' u* |" J9 r
' u2 Z6 F. j( s2 Y( dAligned - Top@对齐 - 顶部

& D: x! l; q" ~! O: I# lall@全部
* d* L  G) ?1 s+ S) {: ~# V  e
All Components@全部元件

All Draft@全部草图

All Final@全部最终
. ?+ V: K" K; E& c+ m4 E& E
All Hidden@全部隐藏
: b! M# u0 h* q& B) N
All Locked@全部锁定
1 A7 ~$ _1 D  b0 k1 |$ Y
All Nets@全部网络
+ v  E9 t. S" g+ {
  `' t* k; m( R. j3 ?: [All Off@全部关闭
' d) M. b3 ~7 q) K) J5 T; E! j
All On@全部打开

  Z" P/ C: v5 {; i: {/ rAll On Current Document@全部当前文档
8 K* N9 m3 S. `/ l( b+ p6 F
+ O: P% I6 T8 a3 T) QAll on Layer@全部打开层

All open schematic documents@所有打开原理图文档

( ?* R1 u. U+ GAll Orientations@所有方向

5 i. c* l3 M% u- d& t7 hAll schematic documents in the currentproject@当前项目中所有原理图文档
3 |/ y% ]( [5 i6 Y
. g+ Q. V5 R( U- j$ n( e3 aAll Text Docs@全部文本文件
: p7 b  _" K0 e8 q
Allow Dock@允许停放
1 \' W6 F' d. |% u* V! j$ ~" ~2 Y
8 q/ x8 A: l5 s5 O7 XAllow multiple testpoints on same net@允许同一网络多个测试点

Allow Ports to Name Nets@允许端口到网络名
, L. T& \  K' _+ }( J
. y$ r$ A4 x8 jAllow Sheet Entries to Name Nets@允许图纸入口到网络名

: U- }6 J& P! Q9 N% bAllow Short Circuit@允许电路短路
- K+ z/ Y. y9 J/ B
Allow Synchronization With Database@允许和数据库同步

Allow Synchronization With Library@允许和库同步

Allow testpoint under component@元件下允许测试点

Allow Vias under SMD Pads@SMD焊盘下允许过孔
' ]6 y( q0 j( |
Allowed Orientations@允许方向

. }1 b5 z2 r+ s& R8 f3 B! a# t) N" ^Allowed Side and Order@允许边和定制

' O0 m6 r6 |0 R3 E# f2 rAlpha@字母
0 X$ T# C2 C/ r5 S$ e
, t; U6 E% u* e- v" F. l' c% m. RAlpha Numeric@字母数字

Alpha Numeric Suffix@字母数字下标

Alphabetically@字母顺序

4 `9 r- M/ Y# X% U( eAlternate 1@另一选择 1
% y" F% e- l# x' g9 f1 x
- B8 z5 C8 j3 h2 D6 c1 ^Alternative@其他选择
" r. _: Z) P* u) Y, v4 U1 s7 M: `
8 a6 Y9 p: i* i8 L% ~* P5 t* JAlways load error file@总是加载错误文件
* H4 S/ S1 B3 b- u3 H5 V/ |
  L6 y8 T( Q4 \2 o( BAmplitude@振幅
7 ^8 E2 Z8 k4 k; D( V/ H8 U
Analog@模拟
- ~$ l9 N( H6 `. k0 O% B
$ e1 F7 q2 T3 Q. kAnalog +12V (+12V)@模拟 +12V (+12V)
7 m3 _4 }+ ~5 O1 k: Z$ q
' s+ F$ m* D( W5 YAnalog +5V (+5V)@模拟 +5V (+5V)

: O, d3 E2 V' m$ nAnalog Ground (AGND)@模拟地 (AGND)

Analog Routing 1@模拟布线层1

Analog Routing 2@模拟布线层2
# E" t" E$ r" G  D! D) O% j! e& p
Analog Routing 3@模拟布线层3

2 [% `3 z2 N" sAnalog Signal In@模拟信号输入

Analyse@分析

Analyses Setup@分析配置
0 g' J  B- \6 W/ x
Analyses/Options@分析/选项

Analysis@分析
' z* f+ H. C6 R) c) \& t# X3 T! ?
Analysis Errors@分析错误

$ |2 L8 H- @8 ^9 ]$ i8 yAnalyze Design@分析设计
0 s5 w  k  I7 O
/ j# L' p, X7 M6 QAnalyze Document@分析文档

' l$ r; }" C7 G6 j. J& eAnd Gate@与门
0 M$ Q0 I- ^% W8 g4 X, s9 E2 n
And to wrap long lines@增加到可交换长行

Angular@角形

* z/ @; f% E1 W; Q1 A+ nAngular Dimension@角度
4 P4 O8 ?. Q1 H0 `( K  h; l
3 m; v+ x: ?' n& DAngular Step@角幅

Animation speed@动画速度

1 c6 a7 ^. S' M* s: e3 m7 oAnnotate@标注
" f7 w. f+ i8 ^- f2 X. z2 ~
5 O7 o2 P# r: R0 r: ZAnnotation@注释
- b0 l% D; d. \& F
Anode@正极

9 c5 R  r! F, r: R  Y! V4 l/ k; z7 T' i# ?ANSI@ANSI

Any@任何

Aperture File (using Wizard formats)@光圈文件 (利用向导格式)
! C: i" j9 w8 p$ X
Aperture Library@光圈库

Aperture List@光圈列表

Aperture Matching Tolerances@D码表匹配公差

Append Sheet Numbers to Local Nets@附加图纸编号到本地网络

Applicable Binary Rules@适用的二元规则
  R) S& M% \% y( f, e( H
Applicable Rules@适用的规则
. [% P5 H  \0 P7 Q; d1 V' o
% z9 q5 F) b4 S. b. O+ _, sApplicable Unary Rules@适用的一元规则
6 N& m. W0 w( f$ j' b: X
0 M/ W% f/ u. L/ q& b2 vApply Filter@应用过滤器

/ E9 D7 |& h. O* B: sApply to Active Chart Only@仅适用于激活图表

' n# C2 ^0 [  F1 L! T2 JApply to Entire Document@适用于整个文本

Arc@弧线
  V6 R9 _, k) a% T
( b) M3 F! m( {! L- i' K5 F. [Arc (Any Angle)@弧形 (任何角度)
3 a6 p* c; J+ ?' D0 v
6 n5 O/ P0 R7 l( p! n8 IArc (Center)@弧形 (定中心)

4 [, S8 S! s- }* F! Z/ k! E" ^: ZArc (Edge)@弧形 (边限)

6 b' r8 {1 v# C7 B1 E( M4 ~: y/ AArc Line Width@弧线宽度

: {# y+ @, E& zArc Radius@圆弧半径
9 h8 k' s# U$ P: \" w6 R8 t
; T1 ^! c1 ]! H9 n6 T& YArchitecture@结构

: L* P; O! B! G+ k) ?1 Z/ _Archive project document@存档项目文件
1 I4 ^: h0 Y: S5 V& l
Arcs@弧形

Arithmetic@算法

Around Point@附近的点
8 e! z( \* I6 P4 Q1 `% V9 h
* W2 ]% c& L" c, ?5 X% S: I3 |Arrange All Windows Horizontally@水平排列所有窗口

$ Y7 ^% S& A* i7 KArrange All Windows Vertically@垂直排列所有窗口
% P3 }# l. d. I% `- n1 D
: i- _' y8 a" H' x" zArrange Components Inside Area@在区域内排列元件
# |6 J2 [! W7 |; m- V4 M% O2 t( S5 r. {
Arrange Components Within Room@在布局空间内排列元件

0 s: u) j! f& A9 t6 l% P, rArrange Outside Board@在底边界外排列
% j+ M  ^& e- N
Arrange Within Rectangle@在矩形里排列
7 L+ h# _0 [& `
Arrange Within Room@在布局空间里排列

Arrow Length@箭头长度

Arrow Line Width@箭头线宽度

- j& Q5 \9 l3 d. u9 T- S' M- oArrow Position@箭头位置

Arrow Size@箭头大小
% }; @& Y, Q% @  D  F5 u7 o. x. b
Arrow Style Power Port@发射型电源端口

! D: v# i8 l! D( J6 `1 C; dArrow Width@箭头宽度
& x3 M0 q8 g3 [) ^% C) Q* l
3 e- S( A; \6 V* i- t' P9 Z' h; ~Articles and Tutorials@文章和教程

Assembly %s@装配 %s

Assembly Drawings@装配制图

$ V# ~2 Y% {/ P( {Assembly Outputs@装配输出
1 L1 w6 t. @, o7 Z! w2 F; n
At Margin@在页边距
. u, y& v0 j# `3 g! m) b
5 J; x2 i( E& {: m( H3 QAt Window@在窗口

1 s3 Z' P# v$ w! M7 M" X' X+ C" gAttributes on Layer@层上属性
: U9 L2 _: r: I
Auto Create Composite@自动创建合成
* g& O9 U+ c3 ^' @+ {
Auto indent mode@自动缩进模式

Auto Pan Fixed Jump@自动平移固定范围

Auto Pan Off@自动平移关闭

0 j6 Q& N/ x8 yAuto Pan Options@自动平移选项

, I" u, R+ |5 o) V; P$ |% g* rAuto Pan ReCenter@自动平移至中心

* Q$ J2 U* `! B( D# p4 {Auto Placement@自动布局

Auto Placer@自动放置

Auto Route@自动布线

5 l- T2 d% N7 s5 S" CAuto save every@自动保存间隔
( P& O/ G& m+ S+ m: {! ~3 A" j
, ]) |! S' e; q+ B$ a$ LAuto Zoom@自动缩放
. X! Q# N4 s( H: C# s9 M- \
Auto-Increment During Placement@在布局时自动增加

, Q; e2 `" k# o) u0 k2 AAuto-Junction@自动加节点
" L; F3 u1 s& h% P6 S5 M
Auto-Position Sheet@自动定位图纸
) ]' Z% a* S( c4 w8 |8 }1 e
Automatic (Based on project contents)@自动（基于项目内容）
' D$ Q$ B7 A+ U* f
Automatically crossprobe first error@自动交叉检索第一个错误

Automatically Remove Loops@自动清除回路

! p8 e, a5 v5 z1 fAutopan Options@自动位移选项
4 n+ a' q* @4 k4 `/ `( l/ R
9 I2 ?  X1 s3 w6 \2 JAutoposition@自动定位
$ \: ^1 l) F/ ?, C, I# ^
Autosave desktop@自动保存桌面设置
: n7 D$ U$ |8 Z3 i% \9 T
# O( Y& n+ f' g9 f& E, pAvailable Libraries@当前库
: l, |2 }  F* `1 J
" T* _% a) n9 t! jAvailable Routing Strategies@可用的布线策略
6 s6 h+ q1 f* N& |* K' a& y
Available Signals@可用的信号
% r3 v5 e  a. ?" S0 z, D
Average Track Length (mil)@平均铜线长度（mil）

: S5 l) d/ i: }/ A- K, i5 X! KAvg@平均
0 x; Z0 Y2 \, y) r4 C. e4 |
Avoid Obstacle@避开障碍物
  P% h# v( R4 [$ p, m3 \. ^5 W; u1 @4 y7 n
7 F$ A$ D8 q0 [# M& B, Q9 x3 {Back Annotate@反向标注

Background@背景

Backspace unindents@回车取消缩进

) s4 i, g' Q( E' M% X( n% KBackup Files@备份文件
* p5 N' W& c5 P4 I* p% ^$ Q
6 E2 z! @; F  P/ U7 ^Backup Options@备份选项

3 B3 E2 ~5 L+ n5 `& `- j# hBall Grid Arrays (BGA)@BGA
4 U" |. z8 `" S+ P0 q9 J
Ballistic@可变速度移动

0 D- w! Q) Z# Y9 o7 D. U/ KBank1@组列1
' \7 n4 f( Z" E: c' C
Bank2@组列2

Bar Style Power Port@条型电源端口

Bar to use as Main Menu@栏作为主菜单使用

! d. p5 c; y  j8 q6 KBar Type@栏类型

Bars@栏

Base Value@低电平
8 D, K4 r9 s4 |; R/ S0 Z
Baseline@基线

# K+ z0 M" N0 xBaseline Dimension@基线尺度

Basic DC@基本直流

Batch@批处理
$ t0 y! \# h& H: m  x7 _1 I
Batch Mode@批命令模式

Begin Group@开始分组

8 o5 \7 ]8 v. V: P$ \1 C1 j# nBelow is a list of all the processesprovided by this server@以下列表是此服务提供的所有处理模块

Beta Deg@Beta降级

Bezier@曲线

# }$ Y3 L' W' V0 q8 ]/ j& V, lBGA Options@BGA 选项

. G' C( L6 g4 x) H5 ~6 b2 MBidirectional Signal Flow@双向信号流向

Bill of Materials@材料清单

Bill of Materials (By PartType) For Project[%]@项目[%s]物料清单(元件类型)
$ P3 P1 C/ ^0 u' H' f9 B( u
$ C* i* C$ P4 e( t" q$ NBill of Materials For PCB%s@PCB %s材料清单

( ^) A: |0 ^$ B& R  a. }/ F2 oBill of Materials For Project %s@项目材料清单%s
$ x8 V" h  @: F+ D
5 @. h9 |3 e4 f$ a, eBitmap File@位图文件
8 {# `0 j# x0 X2 a
& B3 q6 L5 p) s' Y# NBlank Project (Embedded)@空白项目 (嵌入式)
5 V3 u  V0 i: X
Blank Project (FPGA)@空白项目 (FPGA)

8 P2 @# L) y5 X; K6 f. p) k) WBlank Project (Library Package)@空白项目 (库包)
8 {4 b: p5 y  q+ M7 W1 V
Blank Project (PCB)@空白项目 (PCB)
) ]3 U( ]7 V9 w6 _0 ?" D
) K+ J* }+ r' }1 g$ \9 f5 Z3 s. eBlock Indent@块缩进
8 J' C: r6 P* T, q# t
Block Name@块名称
, _* d- y9 g, [& N- W3 |$ @
! \3 S# a# {6 L9 t. @  xBlock Name : %s@块名称 : %s

Board@板
* T8 M- o- a; Q; S6 S, E% h
Board Area Color@板区域颜色

% K, R, Y; O5 G8 K, k7 C$ dBoard Dimensions@板尺寸
& O! z1 n9 i/ Q( t/ G2 B9 t
% p5 c& _/ x* Q+ u2 }Board in 3D@3D 板视图

Board Information@板信息
  H! [5 z* I3 d
8 b( h$ p3 p1 W  \( P5 u+ IBoard La&yers & Colors@板层和颜色
+ B/ M0 e# s; m, t8 c; d, d2 F
7 q5 G, `; K; ]; b+ C+ UBoard La&yers && Colors@板层和颜色
& E" h. U7 G6 {
Board Layers Colors@板层颜色

Board Layers & Colors@板层和颜色

( J/ h% z, ~$ ^Board Layers and Colors@板层和颜色

6 M/ \0 [# N) d5 rBoard Line Color@板层线颜色
/ n$ c, s, u5 L* E+ j& W
8 f7 H8 L/ X9 YBoard Options@板选项
4 ~6 t5 Q$ J4 f8 F' a2 ^% `
Board Shape@板形
  H9 v# [" F: S( y5 ~# \/ x5 J8 s% r
Board Specifications@板技术参数
  F3 C  y2 w* X; u( D
: x: q# c5 S6 N: I& b% Y6 pBold Waveforms@实线波形
% Q3 r' e. @1 i- x1 C: ~
BOOLEAN@布尔数学体系
: P) ]9 s" ?3 P
: \/ l" j  U* A8 B7 S. {Border (Auto-Detect)@边界 (自动探测)

( W! A  e- H0 k* W  d3 R$ t' o" YBorder Color@边框颜色

$ U/ L* b! h9 V! I$ b; FBorder On@边框显示

* `/ j/ B5 ?4 y# {9 X- o+ {Border Width@边框宽度

Bottom@底层
* K- N" R. e' C
Bottom Dielectric@底部绝缘层

7 b0 E( ?) s/ s& eBottom Layer@底层
- j9 F! A3 Y% W2 v7 w; T/ N( p
: R/ D* i) c7 [4 ^% vBottom Layer Annular Ring Size@底层圆环尺寸
7 y1 b/ |4 p4 z6 J7 n9 b1 W
8 h$ n  p" q% I5 U0 KBottom Overlay@底层丝印层
5 n* I, B9 E" [3 W( F) v% h
& e+ ~% e4 n  s! m4 ?! \6 R. pBottom Paste@底层焊锡层
* {) }, V% i, L) G, C  H+ e
! h0 d* e; K% K* c* K) kBottom Solder@底层阻焊层
) p% Z0 R3 G. G6 @. A1 ?
+ T2 D6 ~+ V. A0 ~1 U9 `, H  |Bottom Solder Mask@底层阻焊层
' w8 m& }! @% P
1 |8 w  j0 a! L' x% O  {BottomLayer@底层
( }0 ^* A3 O' j  H, O- e- M
BottomOverlay@底层丝印层

Brackets@支架

Break All Component Unions@从单元中分离出所有元件
5 \" x, e! Z1 U4 H. x0 l
Break Component from Union@从单元中分离出元件
9 F$ c5 Z: c  p; ?# c
& `' s2 K) y) F2 M! t( y/ S8 r9 EBreak Track@断开轨迹

+ l3 U5 Y) G5 NBreakpoints@断点
4 d% Q' E+ f7 ^: H
# M2 U. r- F$ V' XBrightness@亮度
# a7 N" }7 x! K' i" X* `
. D/ x( \6 l2 o; h, ^Bring To Front Of@带到某对象前面

/ I7 b- z# A& ?" g5 f5 ^3 F8 ABrowse@浏览
# k2 [* Y$ w0 f! e- }, ^# _
Browse Component Libraries@浏览元件库
9 S, k! ~  e$ N
' r5 L/ u8 X- N: o8 p/ R' SBrowse Components@浏览元件
: d, b$ ]9 _+ Q5 ~" h$ o
Browse Libraries@浏览库

Browse Library@浏览库文件

  o; D0 E1 X8 ?' P6 gBubble Help Advisor (Shift+F1)@浮动帮助顾问 (Shift+F1)
: |! |$ r  |1 D6 C+ ^! H
Build Composite@构造合成
" K/ d/ E: w: G; B( e: W
Build Later@后来再建
* H7 G( T6 `+ r$ k5 [- J+ ~- q
! A4 t  [% V" l3 B% K! hBuild PCB Project@构造 PCB 项目
! H! i1 Y' q$ X, |
  t' U: b6 L# g4 |Build Project@构造项目

. t( I5 n% B4 u, u7 u3 h+ \8 h4 OBuild Query@构造智能语句

Build Sooner@立即创建
, h# ~( O$ S) b7 g6 _6 s4 P
7 E/ ~/ z( B; d. }7 }; v! y( nBuild-Up@绝缘层对
% B6 S  P' r! f" G6 _
Building Query from Board@从板构造查询
5 q; d$ j: R% J' T& o! @
Bus@总线
* `% H$ y8 c: @2 ~' _1 O
1 y" r& T& h/ D! ZBus Entry@总线入口
  z! p1 c5 \" O5 ^9 a( d$ y2 E
) S9 w5 Y7 k3 J9 |Bus indices out of range@总线超出范围
: R! R  N" B. n2 G- @
* H* l" }2 m6 o( [# I. K) kBus range syntax errors@总线范围语法错误
: [+ O( h2 V% y6 ~" j
Bus Width@总线线宽

By class@通过类
( F  t7 u# S' r9 R) u. f
By document type@通过文本类型

9 O! A% z  d, L5 O& C+ n, SC Menu@C 菜单
, _" A1 j* o& p' Z
C Standard@C 标准

Calc. Copper Area@计算.铜面积

Calculated Impedance =@计算阻抗=

Calculated Trace Width =@计算线宽=
& R' n% u, r) \" g' e* q  x9 ^2 H; M; U
CAM Document@CAM 文档

CAM Editor@CAM 编辑器
4 ^' D! M6 H$ W/ r& ^
: Y4 [. e1 Q) Z" zCannot Locate Document %s@无法找到%s文档信息

% y: n' `& Q3 Z- ^. C, b+ MCapacitance@电容

Capacitor@电容

+ D$ B2 N( B7 {6 LCapacitors@电容
- h! T5 X% {0 N0 Y5 f4 _
Categories@类别

$ s# o' Z! d- F9 R! OCathode@负极
$ Z, V4 v, r0 U6 \4 ^
6 k: m( p( d# z: eCenter Dimension@中心点尺度
& E/ I3 [$ u$ I
. G! G7 [5 p- U8 k3 N# O/ ICenter Horizontal@水平居中
2 l9 z2 I+ v3 W
9 J- u; [$ Q* n' ]8 L4 U# WCenter of Object@对象中心

. \8 h* C* J" i7 g( pCenter Vertical@垂直居中
/ x( M1 Y9 \, A  Z# o4 k/ j7 L3 c- t
Change Language@更换语言

7 d! h' H& @, ^: W5 w3 s+ ]Change Order@改变顺序
( d8 B- R+ n' q  p  C4 h- F; i
8 I& a9 t! L& }# n' h& M  cChange System Font@改变系统字体

Change Technology@改变封装技术

Channel Offset@通道偏移
% ~+ o+ @6 ^5 V/ J7 O
! @- f# X$ D) @3 yCharacteristic Impedance Driven Width@特性阻抗驱动线宽
: E( j9 |) t6 ?
; l% S- L9 H. f1 `+ N# iChart@制图
/ X3 J) u$ [2 z3 A7 \1 D3 |- J' u
) |/ M1 I: l: ~2 d- ], RChart name is blank@图表名称为空

" U, r' B8 E2 j2 A& k9 WChart Options@图表选项
- w, R0 o; y5 e0 e( n& M* g6 _
Check All Components@检查所有元件

Check In@签入
  z: G7 t; O4 b! a0 ?' F1 p+ y7 o
Check Mode@校验模式

Check Out@签出
/ q' Q8 @7 @$ N) n) i5 r# J. c
Check Syntax@校验语法
5 b5 K  W9 _9 p
! `( l! O; ]7 ]: k( gChoose a snap grid size@选择捕获网格尺寸
$ j' g6 X& _1 s% F
Choose Color@选择颜色

' v$ H( P0 W( ?# EChoose cursor to delete@选择要光标删除
4 b4 B* L: b; Y, @; v5 @  u! X
. K. j1 F+ q! r: x$ yChoose cursor to jump to@选择要跳转到的光标

% Y) \  _7 ]9 K( S8 V0 x( d8 x3 y# nChoose Default Backup Folder@选择缺省的备份文件夹

' W% D0 P. G# h5 A* A- {Choose Default Document Folder@选择缺省文档文件夹

Choose Design Rule Type@选择设计规则类型

Choose Document@选择文档

Choose Document Scope@选择文档范围

3 o3 Z+ F7 u0 w4 O* f/ NChoose Document to Open@选择要打开的文档

Choose Document to Place@选择文档放置
4 U5 [& j* d1 o2 n& E
Choose Documents@选择文档

Choose Documents to Add to Project %s@选择文档加到项目%s

% V3 t- r" G: j( o/ K; j% `/ EChoose Documents To Compare@选择比较文档
# f; R9 Z9 C+ x) V2 A9 T
. [" X. N5 `% l& UChoose documents to compare - one from theleft list and one from the right list@选择比较文档 - 一个从左面列表另一个从右面列表选择

Choose Project@选择项目
6 e7 C! o+ M4 J( ?3 ~0 [; P
Choose Project Group to Open@选择要打开的项目组

Choose Project to Open@选择要打开的项目

' M2 k: M0 j* QChoose second corner@选择第二角

Choose the document to compare against thedesign hierarchy of %s@选择与设计层次%s进行比较的文本
) ]6 C2 `. ]5 Q6 S
% C/ n3 x: u5 v* o) l& o3 s# }Choose the document to compare against thedesign hierarchy of Documents.PRJPCB@选择与项目文本的层次设计进行比较的文本
& O/ @4 U3 a, H  {3 z
, _$ H1 M6 w  s6 X! x- UChoose Top Level@选择顶层
7 t; j: |& I$ Y! b
Choose WAS-IS File for Back-Annotation fromPCB@从PCB选择 WAS-IS文件作为反向注释

  m6 r( e( c9 o( B" e8 u% P: QCircle Style Power Port@循环型电源端口
$ c( [3 F; _. R% j& R
Circuit@电路

7 i) \. ?1 l/ T, e+ K8 X( T; fCircuit Simulation@电路仿真

CKT@CKT
  E+ j4 C6 \( ?. E1 L/ L
Clamping@箝位
+ z% R5 J. O/ m
( M. F2 W% t6 N- W0 W5 X! vClass I@分类 I

' `  W% k. P- oClass II@分类 II
- |, x6 X* ]: S
2 F) M3 _" a' U1 {2 j1 L5 G( NClass Type@类型
! n: q0 G/ ~" |! X2 A, U4 D1 {: d
4 R. I- p- W1 ~" OClasses@分类
2 R( V0 R- D  ^2 _1 y* M+ s; q
Classic Color Set@典型颜色设置

Clean All Nets@清除全部网络

2 ?& D+ w$ C' L+ l1 jClean Single Nets@清除单一网络

Clear All Nets@清除全部网络
8 W& @/ K# l4 i  \- |% X% U4 L1 v
8 t& K  T6 ^% b( r' b! T( zClear All Test points@清除全部检测点
$ z5 p% f4 V( }0 A/ |; `
Clear All Testpoints@清除全部测试点
5 j5 `9 B; X4 D& T( z
  K* y$ E* l& e0 S( C/ F; uClear Browser Marks@清除浏览器标记

" H# u$ b4 S0 mClear Class@清除类别

, v4 C0 d) C" CClear Current Filter@清除当前过滤器

Clear Current Filter (Shift+C)@清除当前过滤器(Shift+C)

Clear Existing@清除已存在
# N9 N' I; ?1 A9 z) Q! a
+ {5 m, w( [" `" yClear Filter@清除过滤器

Clear History@清除历史
5 f. A1 r5 U; W2 U  I
! S- Z& L2 z( G& P, `8 F( O# qClear Memory@清除存储器

6 r4 u) z" N! q9 x; r5 ?Clear non-numerical values@清除非数字的值
& v! l1 R+ k7 I: `& B
/ Z/ K  w+ `: L# D, Y9 b5 ~Clear Selected@清除已选
. ^8 @4 N, Q  [  w8 p, ^( `7 f, Y
Clear Status@清除状态

  C) f8 X( W% B, \7 _; [; IClear workspace compile messages oncompile@编译时清除工作空间编译信息

Clearance@间距

9 `* n- k6 t* r4 ?& tClick Clears Selection@单击清除选择
5 R/ ~$ ~4 M. {& r# ^( w
) C* b- b" `7 ?6 z/ Y/ tClick on the finish button to complete thetask@在结束按钮上点击完成任务
$ T# y, x1 @. O/ t- f
. d! i' E# T. D# c$ DClient@客户端

/ n" E+ V; ?: ~, G0 y) s4 SClient License Usage@客户端许可证用法
4 ?8 Q( a/ t& V$ {
Client Setup@客户端设置

, U2 {; g+ q( p0 G$ oClip to Area@显示框内文本

* Y1 e1 r4 I& N6 P/ {; J5 W7 `Clipboard Reference@剪贴板属性

! N0 m1 O9 c" v  S& Cclock@时钟

Close 'Compile Errors'@关闭‘编译错误’面板

Close 'Compiled Object Debugger'@关闭‘编译对象调试器’面板
# l( Y0 I" r  h6 U- s
! A7 \3 i3 U( q: x5 NClose 'Differences'@关闭‘差异’面板

1 T" H0 \+ d! E& u! |8 IClose 'Files'@关闭‘文件’面板
( m% d: w2 H8 l7 V: D$ f7 H
Close 'Help Advisor'@关闭‘帮助顾问’面板
8 l; v8 x0 S* e* Z9 c/ A5 v
6 X  r- x- l" h* _, D  sClose 'Inspector'@关闭 '检视器'
9 P( g0 M$ \3 ?; Z+ a0 w' n5 h
5 [& Q5 n$ A6 y7 a9 C" h& ~Close 'Libraries'@关闭 '库'

* N" D5 U& o; }7 P  n% `( @6 J, lClose 'List'@关闭 '列表'
, r2 O$ v' r  g8 d+ G# v0 C5 m5 j
" q# @0 V1 g# `1 B/ oClose 'Messages'@关闭‘消息’面板
* V3 `! F' }: a/ j2 c" |2 R" ]
Close 'navigator'@关闭‘浏览器’面板
) y1 P  C2 L# S7 [6 ]$ u2 B
! S4 M- e$ S' t2 a5 jClose 'Projects'@关闭‘项目’面板
9 g$ k0 l" R8 C- q2 z) \' t# B
% q! N, V- q- O6 K/ D4 I3 M! EClose All Documents@关闭全部文件
% S2 u" O* S$ m* y0 b" x
( {$ F& X* z0 I3 o' H" WClose Composite@关闭合成

! j& p+ w7 D5 {! ~Close Documents@关闭文档
# w$ h" x4 B" }( M# e$ n
3 g$ f0 \+ ?. q7 Z& i" }1 SClose Focused Project@关闭当前项目

5 t7 S  U3 G! U. h, KClose Project@关闭项目
* j# G+ |, R8 e) X9 h) ?. w
8 L: Q. W+ g7 @4 VClose Project Documents@关闭项目文档

: I  X) x! x& \3 S1 mCollapse Row@折叠行

Collect Data For@数据收集类型

Collector@集电极

Color Options@颜色选项

! R. |2 X  v7 I. }% gColor Set@颜色设置
( H: q* h! ^$ B% T' W
1 G' D  s6 a4 z, W0 I' q/ IColors && Gray Scales@色彩/灰度级

Colours@颜色
; D2 ~% f. O5 C  \4 G" G* Y
% `" ]4 Z9 m- H4 NColumn Best Fit@适应列宽
0 U7 W5 f" V- F' @' m. d0 K3 _
Command Reference@命令参考

Command Status@命令状态栏

' _: _& s3 T9 p( j& k+ k2 kComment type@注释类型

Comp Drag@拖动比较

4 A5 m, i! r' T. |. ?Comparator@比较器
+ ~& V/ ?6 Q1 g9 N+ `8 k: m- N% H
Comparison Type Description@比较类型描述

8 j4 h- L/ a3 u( tCompile Active Document@编译当前文档

Compile Active Project@编译当前项目
. {' V+ O4 }& `" w6 I- s# V  T
% x. J; o* c; R5 M, O. R9 ^Compile All@编译全部
6 G. V/ ]4 @6 ?- M& g" C
- [7 P" C  ~* }, ^Compile All Open Projects@编译全部已打开的项目
# Z; H3 ^: T& j& \; q% s: p1 I* s
/ v7 ^# l4 H4 @- I  f; `Compile All Projects@编译所有项目

Compile Current Project@编译当前项目
9 ~+ }4 m/ H! _; V  v
Compile Document@编译文档
# l; Y3 x) W2 p5 D4 b& J
; C6 c( C) O, _$ Y( X9 @9 r5 SCompile Errors@编译错误

5 x4 W5 j" x9 R' i5 NCompile FPGA Project@编译 FPGA 项目

Compile Later@后来再编译

# N6 m3 Z. a; c; UCompile Library@编译库

Compile only if modified@仅编译修改之后

Compile PCB Project@编译 PCB 项目

Compile Project@编译项目

Compile Sooner@立即编译
+ |# W: D2 {5 F
4 [0 Q2 B! E' m5 i( A6 x% c' qCompiled@编译
, }9 w  w* u) l5 x7 K
Compiled Object Debugger@编译对象调试器

& A# g- b6 M/ V8 |, |8 XCompiler Options@编译选项

Compiling %s@正在编译 %s
# e9 C( L* Z  j+ V* ^4 R
. }$ p% B6 f1 C  v0 T1 u: KCompiling Flattened Project@编译平行项目
5 B7 K) _6 w) P! G4 t, U. d
Complex Data@复杂数据
; a- R* x6 V& K, y0 q. Z2 j$ q
component@元件

/ r+ @8 @$ o- c2 m1 f4 C" `Component %s@元件%s

2 |( \, R+ k; \9 e* ~& }: nComponent Actions@元件操作
2 G0 B* y; g7 U7 D
Component Class Generator@元件分类发生器

8 S0 G0 A8 C# M. G3 zComponent Classes@元件分类

Component Comment@元件注释

* e9 {, ~' C# |0 u. w. MComponent Connections@元件连接

Component Cross Reference@元件互相参照
+ [0 T7 I; i4 l6 \* M- c1 w
3 K  z: j2 W; I/ V( t0 GComponent Cross Reference Report ForProject %s@项目元件交叉参考报告%s

Component Designator%s@元件标识符%s
9 t$ B2 d6 ]3 i1 e1 N- Q6 C: P
Component Grid@元件网格
/ {6 O% ~* C# Q! S- [* g
Component Links@元件链接
4 Y+ y" d% ?& y6 y& t
8 u8 z2 B" |+ D' LComponent Name@部件名

Component Names@元件名称
& j- `6 ~% M4 U$ V3 J
Component Naming@元件命名
8 F' O0 D, t4 [7 n9 v' z* o
3 R3 ~) \2 P8 Q3 ?Component Nets@元件网络
# }9 n- b+ Q9 U6 o: m! i
Component Parameter@元件参数
* M, p! c; i# D6 Z8 t6 g$ J
  u8 u& Q9 j6 i4 Q4 g; X* q0 UComponent Pin Designator@元件引脚标识符

& c. K0 L6 s+ U* W7 J. J- N' PComponent Pin Editor@元件引脚编辑器

9 L0 s/ _1 w# ]Component Pins@元件引脚
& F  z1 |! H# [$ N
Component Placement@元件布局
3 z% i9 K" n4 k7 g9 d( v
# [' N' E* B. Y$ o3 IComponent Primitives@元件基本元素
0 p/ a5 H) Z5 f, i
# a% f% \" j- O8 y; o/ \& D% l" \# n% D! fComponent Properties@元件属性

Component Report@元件报告

Component Rule Check@元件规则检查

( x) I  \0 D" z; S: ^! \) V: GComponent scope for filtering andselection@过滤及选择元件的范围

/ D5 C2 ?! I2 b' D+ x  I. VComponent Side@元件层
' r+ I' C$ J9 v8 S) ^5 I7 _
Component Type@元件类型
# k" C1 y4 j) p; T. g
, b/ ~$ B" C. O" c; s; x3 KComponent Types@元件类型
* f# B: Y7 h" I; U) R
8 \+ Y9 k/ J. F9 r7 rComponent Wizard@元件向导
& q8 E/ u1 X0 C, M) K
Component Wizard - Pin Grid Arrays (PGA)@元件向导 - PGA
9 E9 z' V7 R# ~$ K! p- X
  O5 ~- i+ |$ @1 ^, V) NComponents@元件

Components Cut Wires@元件切线

Composite Drill Guide@合成钻孔向导
# _5 E/ S( s: \
Composite Layers@合并层

Composite Properties@合成特性

1 A) @8 g, }* Z; \, iCondition Type / Operator@类型/操作状态

! K  g. k/ ], \4 W) N/ PCondition Value@条件值

" h' `0 w4 H/ \% @. i0 OConductor Width@导体宽度
! O3 _/ n/ E  T" i# y
& t$ S, C2 p7 r' O8 dConductors@导体
( }' ?# S" n4 Q$ I
Configure Drill Pairs@配置钻孔层对

+ `0 [* D$ {! I4 S# R& @/ B! ^Configure Licenses@配置软件许可证
& @3 ^. K8 O7 N4 N% W( _
Configure PLD Compiler@配置PLD编译
& P/ X$ H2 o2 H* C3 I, u6 e
7 s8 J, H6 D; eConfigure Project Options for ActiveProject@为当前项目配置项目选项

Confirm Delete Parameter@确认删除参数

$ H8 s8 f6 m- oConfirm Global Edit@确定全局编辑

- u1 [! `$ `3 IConfirm Remove %s@确认删除%s
1 W! Z1 w% u" r3 p& H! c5 f* l
3 L8 ^- ^- t/ ^  y( y" @/ ]Confirm remove the layer %s@确认是删除层 %s
" y+ `. S" H  |4 `1 s) M- B4 S
Confirm Selection Memory Clear@选择存储器清除时确认

$ d3 y% H; A3 T3 M9 d( ]Connect Layer@连接层
1 e8 E. K2 P8 Q/ M( ^# Q+ ]& J
1 c; C! g4 I7 J* w6 s+ ]Connect Style@连接样式

Connect To@连接到
# `" J' m. Y" G5 l3 d) e. k- `& p) X
0 r' C% n2 u& F5 Q- QConnect to Net@连接到网络
! X* `. e8 Y0 P7 o/ h8 X, A
Connect Wire Check@接线检查

3 g, v* G" [+ _2 L: bConnect Wire Extractor@接线数据
( P5 G7 @- {4 N9 t: a5 B! H
8 s+ g3 D+ F, _: X/ ^- sConnected Copper@连接铜线
( p' ~; s, u/ H' b& U& r% I9 Z5 W
Connected Tracks@连接铜线

Connection Color@连接颜色

Connection Matrix@连接矩阵
& u! R1 f  P$ n" l$ ?* v
Connector@连接器
8 u2 P# I+ K1 z) t  T1 v# h
* M, C1 m6 I# k3 n* w( G; [3 z8 KConnector Type@连接器类型

1 z' ~, N& n! SConstant Level@常数等级

+ d( o! p( U* Q5 ]' [Constraints@约束限制
. D1 _5 L! Q+ B% K- H
Contract All@全部压缩
- c* ^6 w& }% P
Convert Part To Sheet Symbol@转换元件为图纸符号
5 r+ D0 _1 e+ w, j& T. Q: _
Convert Selected Free Pads to Vias@将所选自由焊盘转换为过孔

Convert Selected Vias to Free Pads@将所选过孔转换为自由焊盘
+ j' h5 X( i. T2 z* z5 Q
Convert Special Strings@转换特殊字符串
" s  K1 L1 w6 @+ t
Convert to DXP Plane Mode@转换为 DXP内电层模式
* ~; M/ L% V8 |8 M4 u$ v% x) v' I
Coordinate@坐标

Coordinate Positions@坐标位置
7 W2 w: \- i: [, P, x: E9 [. _6 V8 S" V
( ~5 ^0 ]7 ~- {+ |% f7 t+ ^Copper thickness@铜厚度
4 }% o9 T" o. L$ F4 z' [
1 K5 I& w4 X6 }- F$ C7 sCopy (Ctrl+C)@复制 (Ctrl+C)
  k: B$ H( V8 R: ^8 t
( ?5 J: U) l+ f& v! u! ZCopy Component@复制元件
; c: A$ {2 j" n' _7 H
# K! Y, G" v" }+ b- F" hCopy Footprint From/To@复制封装 从/到

! D- y/ G( ^) `; N) Q/ T  `/ E) dCopy on Field@复制域
$ @- b" Q" G4 |1 Z
Copy preexisting edif models whenavailable@当可访问到时拷贝已经存在的EDIF模型
: x! N$ d8 d" u4 ?2 v' W# S4 g
Copy Room Formats@复制布局空间格式
& H: C" ?0 p( ?8 |, F$ ?' F! n1 C
0 N! m2 H) C$ V5 W) L' g, xCopy to Layers@复制到层

Copyright ?Altium Limited 2002@ Altium 版权所有 2002

Core (%s)@核心 (%s)
, g% i. ?1 D5 A. p: I- d/ e
$ v$ x5 N' n3 j! {) j$ B# B' d( `Corner@角

/ S$ u6 x1 R9 xCorner 1@角 1
( j0 j+ P# F' h% F
Corner 2@角 2
% }  k% X" y6 d9 c" i; P- y
Corrections@校正

' {+ G) r0 n. @' h  O0 Y# D5 cCoupling@耦合
: }/ y4 r  F  T0 ^  B* [3 C
Create a new Board Level Design Project@创建新的板级设计项目

; y- a! }6 D! ^' G( T+ ]Create a new FPGA Design Project@创建新的FPGA设计项目

, t: n6 p' w8 H6 B( B+ |( J2 QCreate a new Integrated Library Package@创建新的集成库包
. h  g, u3 i- |3 B) h, g" F, o
$ ?  n/ S- y& `Create backup files@创建备份文件

Create compiled SimCode output file@创建编译SimCode输出文件

Create Component@创建元件
6 S# w2 j4 X3 d" b7 O
6 P( T0 e" B/ F" x* yCreate Engineering Change Order@创建工程改变顺序(ECO)
8 g8 V& z% |# p
Create Expression@创建表达式

Create FFT Chart@新建FFT图表

5 X0 M' R1 Z8 r3 n2 UCreate Library@创建库
# o  m5 p: \$ [8 u" y2 l
1 k( D8 W& g" U7 W$ iCreate List From PCB@从PCB建表

Create Netlist From Connected Copper@从连接的铜板创建网表

Create New Chart@新建图表

2 ]2 }; f& i6 J& vCreate New Database@新建数据库
* H4 z/ G4 i. }- ^
Create Non-Orthoganal Room from selectedcomponents@根据所选元件创建非正交布局空间

Create Non-Orthogonal Room from Components@根据元件创建非正交布局空间
! u  @( {. O% v- n5 x! w8 D
Create Orthogonal Room from Components@根据元件创建正交布局空间

Create Orthogonal Room from selectedcomponents@根据所选元件创建正交布局空间

Create Pairs From Layer Stack@从层堆栈中创建层对

' q/ G: \) j7 qCreate Pairs From Used Vias@从所用过孔中创建层对

/ n5 L1 l  x) lCreate Projects from Path@从指定路径创建项目

( K( K1 z6 m! I# X/ [  k# mCreate Rectangle Room from selectedcomponents@根据所选元件创建矩形布局空间
2 h" E: J" V# s9 _' Y
Create Rectangular Room from Components@根据元件创建矩形布局空间
& }9 Q; O' [' y4 m$ t
Create Report@建立报告

, z8 D, b2 e( g) VCreate Report File@创建报告文件
* _9 A" ^$ g4 ]
Create Rule@创建规则
9 T& P# X+ i5 P6 W: s. s" k
1 z6 w4 Z( n* v' \Create Sheet From Symbol@从符号创建图纸
# ?' p% w0 y7 O! H
Create Symbol From Sheet@从图纸创建符号

Create Union from Components@从元件创建单元
) ?$ G% V  O. L4 D8 E
5 e+ H3 t3 d" W2 a( a, z8 hCreate Union from Selected Components@根据所选元件创建单元
3 o+ s: m: i( v9 D- [
- h3 B# T+ N; Z" HCreate VHDL File From Symbol@从符号创建 VHDL 文件
1 u# P7 D9 t2 d. t6 C
6 H2 m) B5 f" X! v6 X. S2 }; O7 i3 SCreate VHDL from FPGA-Part@从 FPGA 零件创建 VHDL

Create VHDL Testbench@创建 VHDL 测试平台
$ R6 I' U, ~* v5 X0 G- N& b  u
Create Violations@创建违规信息

Cross Probe@插入探针
3 A  a7 \$ I: F* B7 U, N' M& o( M9 ]
Cross Probe to Documents@文档中插入探针
+ @5 w# \4 N" ~* o, ~& N
Cross Probe to Schematic@交叉检索到原理图

Crossing Window@交叉窗口
/ l% k, ]1 {' B- s1 z
! E( C- k( a! u2 i3 ~+ z* v' RCrossprobe schematic@交叉检索原理图
% m' T& V1 g& c2 P) _8 ~
* E; x& e# c# v- z/ m: N% E8 iCrosstalk@串扰

Crosstalk Analysis@串扰分析
7 W0 o! p$ D3 A, r2 ^" G0 t) m7 I
* s2 l% P: e& e& D0 u0 c( cCrosstalk Waveforms@串扰分析

- K/ i7 F. k& n" H- Z* `& bCTRL+Double Click Opens Sheet@CTRL+双击打开图纸

Current Component@当前元件

Current Document@当前文档
6 N9 J$ |8 E/ H$ x/ V; K
Current Font@当前字体

Current Layer@当前层

$ h; F% o/ G) `$ |Current Origin@当前原点

Current Page@当前页
4 ]1 W4 J5 X7 V# d6 [
5 }4 g! F0 W9 O: l8 QCursor A@光标 A

! D/ n) v1 K0 B$ Q$ ]1 GCursor B@光标 B

6 d2 S6 ^4 z3 Q) O* |# @3 _Cursor beyond EOF@EOF的光标

Cursor beyond EOL@EOL的光标
; S: ]* Y, U$ N3 D
! M$ L. I* y4 i* _- ^% mCursor Grid Options@指针网格选项

& w- h# U5 e6 ~3 J; o; XCursor through tabs@通过Tab移动光标
$ j4 t0 [/ x5 v
Cursor Type@光标类型

# }. U8 G) P0 _/ g; J  ?Curve Width@曲线宽度

Custom Aperture Library File (*.LIB)@自定义光圈库文件 (*.LIB)
8 r0 j' i* l# k1 Q
/ G6 I7 o5 v. c1 bCustom Height@自定义高
. u0 }: A" L: J" @
( o( y' W7 O5 ^  B; ?Custom Size@自定义大小
& j3 z3 ~, l6 \7 R3 ?$ x4 ?* ]( e
! b* {) a1 J4 R! l/ ^. n# B( dCustom Step@定制调试

Custom Style@自定义风格
- b: ^& A$ C& g. E& }! A
Custom Width@自定义宽

Customize Resources@自定义资源
$ |! f4 S, j, u
Customizing DefaultEditor Editor@用户缺省自定义编辑器
& s- U5 s6 J* ^4 H7 D
- m* J0 s/ ?3 `: ]Customizing PCB Editor@自定义 PCB 编辑器

9 U6 ?; p7 {  b( q5 g( KCustomizing PCBLib Editor@自定义PCBLib编辑器
# g6 r$ J9 R9 H9 X7 D
8 o+ y! W! X. @9 `Customizing Sch Editor@自定义原理图编辑器
: [- T8 o/ i, Z3 M3 h
" P8 ~- g" _" K' m% k: }) DCustomizing SchLib Editor@定制原理图库编辑器

Customizing VHDL Editor@自定义VHDL编辑器

( G, o" a: R- _$ D) W" GCut (Ctrl+X)@剪切 (Ctrl+X)
( O, p8 i/ {- b& B7 s& ~
" E- j& i) b1 O9 ~/ j! o6 J4 ^Cutout@挖除部分

Darken@调暗

; H" x- J$ o+ A/ A; XData Process@接线数据处理

* D& w% W. G- P( _% S$ J& \Database Connection@数据库连接
- c7 s+ x. j2 y3 t0 ?' v2 E
Database key field@数据库关键字段

" }9 Q. b. g7 V4 w! \7 D' I5 w9 LDatabase Link File@数据库链接文件

Database Link Options@数据库链接选项
& F8 }3 T1 s2 `# r# m" z
" v& N7 S) J1 YDatabase Linking@数据库链接
( F* y) `5 Q' o# `
, `2 Q/ P. r; r) q0 O/ EDatabase Linking Menu@数据库链接菜单

( U. N2 H$ a+ U% wDatabase Links@数据库链接
; B4 ]% l1 S6 ~7 N4 s8 o+ U
: n7 h; p" L4 K6 }, qDatabaseLink@数据库链接

0 `' G  Y9 @# Y1 ODatasheet@数据表

0 T' g3 t6 K4 N' bDatum@数据
9 y4 j# M' n& U5 m
Datum Dimension@数据尺度
) f+ j  ~8 f0 E
' S  d8 u% ?6 w! D1 C8 x+ j$ pDC Analysis@DC分析
+ K3 o$ d$ ^8 o; [; ^# L% _
$ X! l4 M; M* G9 ]DC Sweep Analysis Setup@直流扫描分析配置
$ I5 I4 p! r# C* R" D
Debugging Options@调试选项

$ M2 u% Y; p0 V( @) D9 J( lDecision@判定
" C9 p7 B/ F" ^
Declare Component At Cursor@在指针指向元件显示说明
1 X/ R( H. t- }" ]
Decrease@减少
, Y/ j% h& f, o- k+ X
1 @! p/ q$ C' h3 ~. g& GDecrease Horizontal Spacing of Components@减小元件水平间距
; b$ W+ F5 z! `/ j% |+ U9 Z8 P
5 @" @! l7 q6 g5 \+ o( O4 `+ ODecrease Priority@降低优先级
! w7 w  Y- r- p( g0 \
Decrease Vertical Spacing of Components@减小元件的垂直间距
' [# [' d# C; }8 J7 o* Q
default@默认
3 Y( N( [' j9 ~, V# m
, f" O/ J' l3 C5 fDefault Background@默认背景

' v* N3 v3 b& k6 hDefault Bars@缺省面板

: z) b7 U  F2 c. H( D9 gDefault Color Set@默认颜色设置

/ I1 D5 O5 I$ p/ J# O% kDefault Designator@缺省名称
1 g6 d; M. _& v) u3 `
Default File Name@缺省文件名
# A9 c; d" Y( t3 @  a# {4 U: g- _
& h$ @+ \3 i  U% B5 k6 N% W& z1 BDefault Locations@默认位置
, i  \6 z9 N4 i: f0 G) g. f0 F4 [5 N
7 y. f  n' |5 @4 K: QDefault Power Object Names@默认电源对象名称

Default Primitives@默认基本元素

$ V: @, T2 k. ?: n# k* JDefault Prints@默认打印
  p) |, {4 K* k( x1 k7 `
  \! n. K# P5 F9 {Default Shortcuts@默认快捷方式

Default Stimulus@默认激励

Default Template Name@缺省模板名

Default time units@默认时间单位
1 U' [: E3 s& F
Default Value@默认值

Default Vendor Family@默认厂家芯片系列

, g+ T$ B' X- f& M! mDefaultEditor@默认编辑

DefaultRowHeight@默认行高

Define from selected objects@从所选对象定义

. p( E  e0 \. K- f: l1 l6 {Define the layout of the PGA footprint byselecting the proper values@选择适当的值定义PGA封装引脚布局
4 y" ~# `: j$ k: ?
degrees@度数
  N3 m/ I* ?. I, ?. O
Delete All@全部删除
. G" a! o9 ~3 B$ [1 }+ ?
7 k* W: D' e( c9 _Delete All Cursors@删除全部光标
9 Z3 Y) d: M9 V0 ?% C  R, x- `
) F( R0 l$ N2 p; YDelete All Waveforms@删除全部波形

Delete Chart@删除图表

Delete Class@删除分类
6 _4 A8 n; s" Y" P8 c7 i0 |) `
Delete Current Cursor@删除当前光标
$ t+ d9 Q- Q* H1 }
0 b4 w) T- j. s1 N9 A; O9 VDelete Cursor@删除光标
* w9 i7 U/ m+ r3 N6 _% R- ~, p
Delete generated files before compile@编译之前删除生成的文件
+ d4 h# D, {) p/ }% t  F' c
4 }) K1 s/ \4 s! uDelete Net@删除网络
. F4 M2 A2 G% T& w) W0 ^
Delete Net Class@删除网络分类

9 N' ^5 d0 ]) x1 [# x1 UDelete Plot@删除坐标图

Delete Watch@删除监视

7 Y- C+ _& V1 z8 ^Delete Waveform@删除波形

) p7 r8 s% A8 t- r& l6 C% CDelta Step@增量调试
3 u: ^! l) f3 p  @
( P( `1 j$ m+ s! }' `# IDemote@降级

+ L7 k5 C" H% b6 {) bDensity Map@密度图
% N+ d4 q4 y) V1 }  D3 ?
Deselect All@取消全部选择

DeSelect All On Current Document@取消选择当前的全部文档

Design@设计

Design Documents@设计文本
( n. m4 m5 q+ Y7 s  ?% X2 R
5 w% a8 u1 J6 K/ U2 IDesign Explorer DXP@ DXP 设计浏览器

! F- K4 N7 K; ^0 J4 `  u$ o0 zDesign Explorer DXP - %s@设计浏览器 DXP - %s
. P" O; T2 E* _4 `& W! W
Design Explorer Error@设计浏览器错误

- @- N) w* V1 n/ J& v1 q9 jDesign Explorer Information@设计浏览器信息

" p+ f- v- h1 l/ K. T2 J* oDesign Explorer Preferences@设计浏览器属性
8 S( k) x, N* F1 F2 J8 N' x, f8 ?* Z  F
Design Explorer Project Manager@设计浏览器项目管理器
% }4 W8 K& h$ h% P9 L; U0 d8 K
5 p8 L+ ?: @. g2 |, `9 NDesign Explorer Version 7.1.70@设计浏览器 版本 7.1.70

Design Explorer Version 7.2.92@设计浏览器版本 7.2.92

9 w7 h, O1 H+ W$ Q* I, IDesign Explorer Warning@设计浏览器告警

  c& \, k! W/ u) @Design Rule Check@设计规则检查
! G0 T: a7 ?' c) Y5 ?* v( f4 s
) _" S6 z3 \" d) l/ {Design Rule Checker@设计规则检查
0 d$ |; W+ M* Z
/ F7 H1 T) c8 J5 }Design Rules@设计规则

& a! Z' Q; I+ c+ g9 {  o- tDesignator@标识符

Designator Display@标识符显示
" `2 A, V/ d0 N  ~4 U5 F( J
: E/ ?) o4 \/ B* C* @7 ADesignator Format@标识符格式
$ D* i! y  d6 a. x4 b, Q" g
6 N* z3 f; F% g3 F$ iDesignator Index Control@标识符指针控制
  b6 v" Q2 t5 g( G
# q" f% G1 C" u. R, J  R) K4 NDesignators@标识符
0 P( m, e( j' h- T! A
( M$ ]! B  M: _1 o; I" ~! kDestination Library@目标库

Device Family@器件系列

! n; O' W% _2 Y$ rDielectric constant@绝缘材料常数
$ _# w8 `7 o& B. f& T
# }1 h& [' T1 C1 O) V! @; lDielectric Properties@绝缘体属性

6 V8 @( W5 m4 u' ^; V! M  [- }Differences@差异

" e, h9 h' r* s2 eDifferent@不同
# _& H% ~; r, d4 k) l. i! E
" @: l) l: \' n4 U$ W6 z4 ?Digital Ground (GND)@数字地层(GND)

  k" s7 V8 ?: A0 q% l3 o: f9 tDigital Objects@数字对象
. P2 r$ a7 }; L1 U* a2 T8 ]
1 f7 K  r( {+ ^/ rDigital Power (VCC)@数字电源层(VCC)
0 u+ o. T* i( L( U
( r, j  s5 z/ M8 n- yDigital Routing 1@数字布线层1

Digital Routing 2@数字布线层2
3 I8 v' e6 r1 G  a% K/ R* [. y
Digital Routing 3@数字布线层3
4 J% L3 ?! f1 O" _2 `+ |- ]+ l# ~
Digital Routing 4@数字布线层4
1 ^* c5 U5 m- d, J. R* p& L6 p! `
! i) S1 W& z. Z9 FDigital Routing 5@数字布线层5

  `/ [1 c% l1 B/ ?: z) f& gDigital Routing 6@数字布线层6

2 B: O0 c' G' A% xDigital Signal In@数字信号输入

Digital supply VCC@数字电源VCC

Digital Supply VDD@数字电源VDD
. K, P! Z" q' B% b% E) d( Q6 m4 j
Dimension@标注线

0 Z& t/ a6 A2 B$ S$ [, G$ ^Dimensions@标注线
3 z& ~0 F, C  ~) s4 U2 Z
Diode@二极管

' F. h' W4 `9 e  z2 R1 M1 tDiodes@二极管

, F. ~3 p) t  i* M9 ]Direction From Pad@出焊盘方向

Directive Options@提示选项
. w. Y) A7 x$ D- {' r# X0 N. E
+ k0 W4 c# ?4 r& |8 CDirectives@指令
# A( p) u3 k. z9 ?1 }/ v& G
Disable@不激活

Disable All@全部禁用

! K: ]  S1 e+ L( \Disable All Watches@禁用全部监视

Disable dragging@取消拖动

! |# a8 L! W; ^. EDisable Update All@取消修改全部

, K6 Q9 M( C% z! E/ I3 |" A+ x0 wDisable Update Selected@取消修改选择的
1 }* e' N* c  l9 m' y
3 ]2 H3 j# c  a# B& X; fDisable Watch@禁用监视

9 l/ `  l8 c( c5 JDisplay Cross Sheet Connectors@显示图纸间连接符

Display FFT Charts@显示FFT图表

Display Full Hierarchy@显示全部层次

: N% ?' U4 i+ A* Q# _( S0 y; _Display Graphical Lines@显示图形线条

Display Logical Designators@显示逻辑标识符
! E3 d) _5 J& l; _/ K8 Y: U- w
( B' H+ I! C# r3 _3 d- SDisplay Mode@显示模式

Display Name@显示名称
( C  R3 D& B; Z8 a5 K: W  v
  E2 d3 E% [% c. ODisplay Net Labels@显示网络标志
# l( e1 H3 g/ Y# K! F
: n- W. Y) V4 sDisplay No Hierarchy@显示没有层次图

( d6 ?/ I3 \! w; F$ vDisplay Options@显示选项
3 Z: ~4 y5 W& g& t# [3 w3 g
9 }3 J& Q0 j- |  oDisplay Physical Designators@显示物理标识符

Display Pins@显示引脚

Display Ports@显示端口
8 W- ~8 C$ z5 ]$ Z  |. h
Display Printer Fonts@显示打印字体

Display Report@显示报告

7 I  g; H; |' }1 g) J# F% HDisplay shadows around menus, toolbars andpanels@显示菜单, 工具栏, 面板的阴影

Display Sheet@显示图纸

Display Sheet Entries@显示图纸入口
0 y0 ^: k- w2 m& B
  r) X* n8 Y/ ODisplay Sheet Symbols@显示图纸符号

Display Symbols@显示符号

& Z& [5 }' V* b& R+ \$ O8 j! g* dDisplay System Information@显示系统信息
9 e& W) W) ]4 w' l& h' _$ k6 F- j- R
$ F3 }6 p, f- F- A* d; XDistance factor@距离因素

1 d- p6 s& z! V' O$ q% g3 IDistribute Horizontally@水平居中分布

Distribute Vertically@垂直居中分布

Division Size@分割尺度
* {. u7 g0 {& P7 K6 L1 ^' Z. n
Do not group@不分组

Do you wish to delete the Parameter@你希望删除这个参数
. {/ z4 ^& o2 \( p0 f
Documen@文本
7 N8 c5 y  t3 [8 |& F; Q- y" {' D
Document Editors@文档编辑器
- y0 Q/ P. T3 ~% _8 f9 [4 S/ \
* J* |( W9 K! P$ A9 A, W* R$ M+ v% tDocument Name@文档名称
/ H5 G  H  Y: q, C# P
Document Options@文档选项
7 c6 d0 {. P0 e5 v( g
; _* a1 [7 J+ e5 u; cDocument Order@文档顺序
) P* d& `. ~" u' O8 b# l
+ A; W! ~; \* pDocument Parameters@文本参数
7 ]+ N  S* j+ H' ?
# ~8 q" |- e2 c  F; p) \7 vDocument Path@文档路径
) w4 i, J- @0 E: g  H# X
  \" [  w2 U0 u  f4 i* l  k  ]2 g8 uDocument scope for filtering and selection@过滤选择文档范围

; H0 {% @7 ?- {1 E& m" N( yDocumentation %s@文本 %s

Documentation Output@文本输出
0 h6 }! j) r  p- A
& I; W. v  D) H5 N- _0 J! z8 @Documents for %s@%s 文档
* L) ^# R9 n# _  {' ?$ D, \& Q
  [2 v3 K2 L; y$ w0 xDocuments for Free Documents@文档为自由文档

Does nothing@无任何操作
& n7 t, a! c' g' ?( Y
Don't Annotate Component@不注释元件
& _4 S; U# R/ H# _4 Y
Don't care@不关注

dot@点
) }* }( F/ y$ r
Dot Grid@网格点

7 H) a8 F( [/ ?) Z( t4 E  T, qDotted@点
% U/ r  h; A3 P) U& m# |$ n
Double click line@双击行
) Q: I1 q9 m. A# j
! u- P% l% Z7 `1 wDouble Click Runs Inspector@鼠标双击则运行检视器
, K9 @3 N3 Q. d, \1 R: l8 ^, A6 I4 b
' u4 L' ^2 m) q* h; s1 S; mDouble Sided@双面

Draft Thresholds@草图起点

; j* B" c; \" [: U* uDrag@拖动
3 v5 V2 a9 A: r# X: \( v1 x
Drag a column header here to group by thatcolumn@拖动一列标头到这列用于分组

Drag Orthogonal@直角拖动

$ y/ F% ~5 ~1 s. y7 w" F0 X8 MDrag Selection@拖动选择内容
& m: k0 M2 l. r; B8 G) t' E
4 b/ ?! w: _; a( \Drag Track End@拖动轨迹末端

Draw Solid@画实线

Draw to Custom Aperture@自定义光圈绘图

Drawing@制图
: G& q% D$ ]2 I+ j0 W: `
$ g9 c) Q0 G7 v3 a1 Q0 y; kDrawing Tools@制图工具

DRC Error Markers@DRC 错误标记

) Z- f- F% ~8 JDRC Report Options@DRC报告选项
) ?, ?8 [0 X# @5 L. C/ H  b
; |, e: L5 c8 e: B0 LDRC Violations@DRC违规数
" K) N1 n' ^; j! n, R* k  [
2 c, `- v2 D2 D( q8 t: I3 P$ {/ KDrill@钻孔机

Drill Drawing@钻孔图
) a; G# k. s0 X2 [" t
Drill Drawing Plots@钻孔绘制图
2 \$ p% a* U4 h' C2 U. r
8 A$ \0 w- E! X& ]6 d- a$ x! \Drill Drawing Symbols@钻孔绘制符号
, X, v- ?- \" I4 U; t1 u( y
Drill Drawings@钻孔图
+ t  v: M7 Y1 F7 o# o# t5 k% Z' W
: ~# P# f7 G& u0 m" tDrill Guide@钻孔向导

! A2 k  u: E/ d4 c4 z- lDrill Guide Plots@钻孔导向图
% O+ }( n: g- z. W
: |3 D# y0 t/ n6 G( G1 dDrill Pair Properties@钻孔层对属性
( w8 _' f1 B" v! b: _! D  N
/ _* m6 T% D7 `0 w7 C( XDrill Pairs@钻孔配对层
4 C9 Y' X! g4 G" o8 P
* L' j) E2 A+ u- p* vDrill-Pair Manager@钻孔层对管理器
! Y( u" z$ P; x
Drill-Pair Properties@钻孔对属性

4 p' m* d7 c( t9 x6 u+ d( kDrillDrawing@钻孔图

; u! g' f- A. G+ J2 g9 u, n% I. }# K+ TDrillGuide@钻孔向导
, f  |; H5 ~/ m- n3 B) P
Dual in-line Package (DIP)@DIP

Duplicate Selected@复制被选
/ t: A/ W4 l( _  w3 C5 K
DXP Help Advisor@DXP 帮助指导

, k/ d; s7 v) h, F' kDXP Knowledge Base@DXP 知识库
; a4 Q; i1 Y! s& A, t5 W0 V, N# ~6 c
DXP Learning Guides@DXP 学习指南
, N" t3 d& Y1 D" U9 l8 e: d" b" g5 V
DXP Online help@DXP 在线帮助
& ~! n2 U2 `/ q' s+ n; p( K
+ Y/ u" L' K5 P! Q: zDynamic@动态

) w; j6 O* ~* a/ m; E9 w: TDynamic transparency@动态透明效果

Earth@接地

( @7 I# `6 }# z3 i$ F7 xEarth Power Port@接地电源端口

ECO Generation@ECO 启动

EDA Servers@EDA 服务
  m' [% c4 H: H/ x  q" n$ {
& n7 s$ f7 o2 t, }: NEdge Connectors@边缘连接器

9 }8 h* C  M( C- J" o. oEDIF Macro@EDIF宏

0 b3 {" U! C7 z6 A/ T  k  QEDIF Menu@EDIF 菜单
! ]  i& x7 G; K0 F, {6 A
) ^: X/ e$ T5 I$ D' P) lEDIF Standard@EDIF 标准
  Z1 z! |. L, J
; L; ]3 @4 S0 k; Q" X! m, D& k9 @' nEdit Buffer@编辑缓冲

# Q  `4 n1 F! O- Q! @; O2 M) ]Edit Command@编辑命令
8 t8 s$ ]6 K0 s" N% Y
Edit Comment@编辑注释

Edit Full Pad Layer Definition@编辑完整的焊盘层

Edit Keyword Properties@编辑关键字属性

! B7 m7 F" I) p0 o  r4 V; `9 Q. nEdit Language Syntax@编辑语言语法

$ G) l" t# d4 P1 o0 z* VEdit Layer@编辑层

$ T1 s. k- i0 C" T/ m  t0 C- c  R6 `Edit Library@编辑库
/ P+ F" N* c' u% o, F1 ?
1 _7 F. ^) I2 \/ EEdit Net@编辑网络
: W) Y/ ^4 b2 t
" z4 T2 R" E' A9 ZEdit Net Class@编辑网络分类

* z1 J! X) P# E9 u, wEdit Nets@编辑网络
$ C# N/ T: P& w2 y# Y
( B$ g: d8 t2 p8 H  _Edit Number@编辑编号
- r8 A" I" s( N0 G! B) J: k
Edit Pins@编辑引脚
- l$ _) ~' _' P" Q+ ?7 o' H
Edit Polygonal Room Vertices@编辑多边形空间的顶点
7 N- A8 v+ v! I' B( x3 w: {. G+ g
8 [+ L# A8 p0 b% @Edit Rule Priorities@编辑规则优先级
: H) T, A5 t4 e& |. a5 W' |
Edit Rule Values@编辑规则数值
2 S2 i# ?3 K- c' c: X
' F( m  |/ R+ kEdit Selected@编辑被选
; D* T* w! P8 M9 w
Edit Simulation Signals@编辑仿真信号
, {* i/ N# A2 \# Q
3 m  Y1 G* d4 c. |( @Edit String@编辑字符串

Edit Style@编辑风格

# p! z3 U% ?$ M, C; GEdit Values@编辑值

Edit Variant@编辑变量
! ^" i& G) J6 y$ x5 C- f& [
Edit Wave@编辑波形
& Z5 ]2 v+ d( t
7 v3 ]  r1 k+ L/ f( m  X" C; dEditing Options@编辑选项

Editor Preferences@参数选择编辑器

) q' ^( q* r" ?5 V0 T8 REditScript@编辑脚本
$ t7 T4 J! b6 w% S: D
5 Z# A! |# l1 n. {0 r# Y! vEight Layer (5 x Signal, 3 x Plane)@八层（5信号层，3内电层）

  ]0 S9 v' Q4 {2 Y) zElaborate and generate on compile@编译时详细阐述和产生

& l/ x% j7 p, @9 ^1 g% L/ N/ V0 oElectrical Grid@电子网格

Electrical Type@电气类型

Ellipse@椭圆形

Elliptical Arc@椭圆的弧线
( n9 n4 K9 u  b' e
2 X! ?5 g: V8 ?: QEmbedded@嵌入
, K# p: B5 T. i" p% D3 U" b
Embedded apertures (RS274X)@内嵌光圈表[RS274X]

4 w3 @. |* i" C3 j1 MEmbedded Project@嵌入式项目

% _, H. p) d# n4 ]' pEmbedded Projects@嵌入式项目

Emitter@发射极

8 h4 f2 ]5 r- I( A/ LEnable All@全部启用
9 Z& p' i2 _1 I0 J
Enable All Watches@启用全部监视
' F3 o2 ]; g2 b" Y  S$ t1 h
8 \" u) I+ j6 REnable Font Substitution@允许字型替换
5 j( v& v7 @; B1 a
Enable In-Place Editing@启用位置编辑

' i  p# ?0 @% A2 Y$ ]0 ^Enable Update All@使能修改全部

Enable Update Selected@使能修改选择的

; G1 u4 ^% v* y9 S3 B, @" V1 UEnable Version Control@允许版本控制

Enable Watch@启用监视

* ^9 j5 Q6 H2 N7 G" E/ rEnabled@激活

5 I' n% \& e0 m6 F9 C! vEnd Angle@结束角度

- F4 r' \3 V9 n: V5 `, ~End Layer@结束层

* [* l5 t) ^- w; `# p# A! |Enforce layer pairs settings@执行层对设置

0 ^9 R$ v4 {/ }, j, h1 l2 X, FEngineering Change Order@工程改变单
- Z' n& {- \1 ]7 P1 x  b
6 ?& [8 q" ]: f6 X5 Z) F: e- q5 F& @% wEntity/Configuration@实体/配置

. B4 K2 r1 i. t, p# S+ rEqualize Net Lengths@补偿网络长度
$ K% v* X, t8 K: E& b7 ]) Q  D& K
: R, z% k( ~! G* Z) T$ VError Marker@错误标记
$ n6 [0 e3 t8 H4 n
9 t, @" Q5 y* ?: D# z* s5 mError Reporting@错误报告

% r9 m$ [8 x. N/ p/ ZErrors Detected@监测到错误
9 j8 ]& x6 T6 k, A
Errors or warnings found@发现错误或告警

Esc@取消

3 ^- A" d! l  f0 x, n8 a+ aExample Layer Stacks@层堆栈举例
5 V* H1 ~8 u- P7 j/ D
Examples@范例

Excel Template Filename@Excel 模板文件名

Exclude IEEE Directory@不包括IEEE目录
6 U& P8 {% a" t4 D
  r* q2 [0 ]: O9 T9 N! R: KExclude System Parameters@拒绝系统参数

Execute Changes@执行改变

Expand Row@扩展行
! P% [2 [/ t: T3 O# {) N
+ [  u* V- w$ e( V/ _$ hExpansion@扩展

Expansion value from rules@从规则扩展值

Expiry Date@有效期限

/ k9 Y6 r0 s7 Z3 [& }Explode@拆解
7 V, j2 c, J  p0 w8 g# P; S
9 r! E& ?0 H9 a- l7 A/ Z" h+ H9 j& G6 yExplode Component to Free Primitives@将元件拆解为自由的基本元素
! O! _6 U9 E' g9 z& @: n: S3 j
Explode Composite@拆解合成

* W7 P& _# f8 e' s! g4 DExplode Coordinate to Free Primitives@将坐标拆解为自由的基本元素

Explode Dimension to Free Primitives@将尺度标注拆解为自由的基本元素
% o1 a- L$ V, H8 Z; `$ h/ W
Explode Polygon to Free Primitives@将多边形敷铜拆解为自由的基本元素
9 ~3 [; A; M1 E/ Y% s/ P
Explore@浏览

Explore Differences@探测差异

, C% G8 q, B4 I: }+ i; ~, {( A  {/ yExplorerFramePanel@管理器框架面板
+ m0 L7 Q8 P9 ?% A2 G. d
Exponential/Logarithmic@指数/对数
" S1 v5 G$ V0 Y
$ Q1 W5 N6 O. \  `0 TExport Grid Contents@导出内容

Export Netlist From PCB@从 PCB 导出网表

) d; g/ w" I1 `5 \* CExport Selected Waveforms@导出选择的波形
/ G$ S4 I) }. m9 d+ N$ b& C: z
Export to PCB@导出到 PCB

Export Using Template@导出使用模板

Expression@表达式
* l+ o. {" l1 z+ G" H
; ]  n' h( J6 J0 EExtension Width@延伸宽度
+ k& T1 C, X+ P5 Z: Y
Fabrication %s@生产 %s

Fabrication Outputs@生产输出

! S1 O/ o1 Y8 v$ c! E! o$ tFalling Edge Flight Time@下降沿延迟时间
6 i1 J! e0 G5 z6 y
- Q! H( s4 m0 n4 a7 J( g" w, U6 \5 mFalling Edge Overshoot@下降沿过冲
2 U1 ]( b+ y( }9 O( N6 n5 m* C0 D
Falling Edge Slope@下降沿斜率

3 K$ m' }! l" @* I# c& V5 PFalling Edge Undershoot@下降沿下冲
6 I; j: m0 _; E/ z- c: ], V% K& |: m
False@错误

Fanout@扇出

Fanout Direction@Fanout 方向

$ \; u9 C2 W, }: XFanout Options@Fanout 选项

Fanout Style@Fanout 风格
( G+ t1 A  e* c- K' `( u( W, W
faster@快
# G8 D* }" y- ~& @* F3 F+ H
Fatal Error@严重错误

File Mask@文件过滤
3 R3 W5 [, w+ l* |$ z4 }
- F7 {4 S5 U8 X# B6 }Files Found on All Search Paths@在全部路径上查找到的文件

% C' U; G6 ~! N4 |6 {Fill Color@填充颜色

Fills@填充
) Y0 m1 O2 N. `' E. v' M
Film Box@胶片盒

Film Size@胶片尺寸
! Y  G8 V+ l: P- o7 p0 r
Film Wizard@胶片向导

9 I% B; o+ v/ o0 \1 q9 t! J) _Filter@过滤

( ]3 W. m: T6 z9 P8 H% I$ }* UFilter browsed objects@过滤浏览对象
5 g' C2 m; T1 U0 N8 U6 Y
Filter For@过滤

Filtered Objects@过滤对象
# ?4 {" M8 ?* `! K$ ^8 {
" Z5 c$ W5 C/ kFinal@最终
3 c$ ^. K  b  h6 Z2 i
- n1 Z  W. m" S6 G' e5 |( YFinal Properties@最终属性

Find and Replace Text@查找并替换文本
  T& E* K! X' n  ~* o# a% C
( C/ B9 \8 Y! kFind and Set Testpoints@选择和设置测试点

& B. ^' x" q; s% K. a8 qFind Component@查找部件

$ F3 t3 d5 z3 A. L+ F( JFind Coupled Nets@发现耦合网络

) F0 L1 `7 s: S7 Y# x  X' E: p0 n1 g' ~Find Selections@查找选择内容
- d" x7 U# c  o& q
; ~6 a9 O& c% E5 W/ uFind Similar Objects@找出相似对象
2 [' K8 N" v2 i) A, f! j
- I+ K. s) u" ~) T8 lFind text at cursor@光标位置查找文本
: h5 T0 v* K8 ?# ~$ I, e1 N
First Component@第一个元件

First Layer@首层
+ ~! L5 X( ^9 j* e3 m
First Page@首页

2 k' ]8 {, q8 d9 ]: ~9 `. A8 t1 |First Transition@首次转换
0 \$ y# G2 T$ F1 N
Fit All Objects@适合全部对象

8 s" o5 N$ i9 W+ h: R6 k% i4 zFit Board@适合底板
+ z% _  o9 C! J4 ]  n
Fit Document@适合大小文档
2 ^: }! l' k$ f6 I; ]; Y* ^
Fit Document (Ctrl+PgDn)@适合大小文档 (Ctrl+PgDn)
& T2 I9 m0 l2 ]& ~: W7 i7 Z& K
) z( P6 a9 y/ J! T2 M% ?Fit Filtered Objects@适合过滤对象

% p$ O1 W" a/ P: w& vFit Selected@适合选择
5 ^3 Q0 u% J  M8 V0 o( j# m! s
, Y+ g+ r" D) J. i. pFit Selected Objects@适合选中对象
+ h- W1 C  {% R3 I6 l+ i
Fit Sheet@适合图纸

Fit Specified Area@适合指定区域
1 w9 `, L# k3 R# @9 W
' P0 ^6 c# w  B) r: B( q7 p7 {  OFit Waveforms@适合波形
+ @  z6 N' W. R
Fixed Size Jump@固定步长跳转
5 q4 B, S+ }4 ~% ^
Flat (Only ports global)@平面（只对全局端口）
/ V, K7 ^5 m- S
4 I5 O8 Y& @* d5 @, OFlip Selection@翻转被选
( ^7 Q* G- o3 O) n9 s# a' i& K1 u
5 N" Q( E. O- q& JFLOAT@浮点
! t0 K7 a9 l8 h# p( l5 X( n6 q
' P: M* h3 v- Y( P8 c: E3 qFocus Wave@主波形

2 F8 t# {" n2 LFont Substitutions@字型置换

# L# [2 C+ X- YFootprint@封装

Footprint Model@封装模型
  ^3 j9 p1 A- f
Footprint not found@没有发现封装

$ Z9 s: q5 t' F# P/ @6 Z$ EFootprints@封装

6 f: T4 W2 n# E2 V8 O! n+ |3 X( hFor a parallel gap of@平行线间距

0 _6 k/ v4 \5 D+ k) Z, l6 CForce Columns Into View@所有列显示

Force complete tenting on bottom@在底部强制完全伸展

% a4 }3 _. `- R1 y# c8 WForce complete tenting on top@在顶部强制完全伸展

" s! \* J, S' t$ [; JForeground@前景
# m1 i( u: z+ U4 S! L# H; L2 W
9 d+ L% M6 j/ n6 ]) IFormal Type@格式类型
/ r0 w: P& x3 W, V
  b; R! D& Z8 FFormat and Radix@格式和基数

0 o0 o: S; s. p, |5 @Format Axis@格式化轴
' h, C& e- [. c+ F6 ^8 N
Format Wave@格式化波形
# \, l6 L5 w, d, Q
' l- f4 @+ ]0 `2 c/ j1 _  bFormat Y Axis@格式化 Y 轴

Formats@格式
/ j, a3 g8 b- o: e3 r/ d
$ t9 M$ f( J' \Formatting@格式化
$ }& s4 ^% G) I8 D' F/ Q
Found in@发现于

Four Layer (2 x Signal, 2 x Plane)@四层（2信号层，2内电层）

) [3 ?  u& U. N1 S6 `FPGA Options@FPGA 选项
; D2 L  A0 K1 X, \: Q5 `
FPGA Preferences@FPGA 参数选择
9 ~, x7 u0 i9 Q) B' b
FPGA Project@FPGA项目
9 f9 b( l3 C" K! j+ \) F
FPGA Projects@FPGA项目
( e0 i, X: l7 \7 x
Free Documents@自由文档
1 w& ~3 A& m) U* N0 Q: _
Free Objects@自由对象
" b' m- |% {9 y; r. d
From To Display Settings@飞线显示设置

From Tos@飞线
; N0 w7 d% I0 A2 v* @. F
0 m; F: D1 q: T' f% NFrom-To Editor@飞线编辑器
1 Q, |& \! K* \5 H7 s* l4 d, k
8 l# O, ^# ^8 SFull Circle@圆环

Full line comment@全行注释
) p) [. j& c; s+ B
7 ~# o) Q! @! P* _# mFull Query@完全查询

# m7 _$ L: D: X5 Z  j: kFull Results@全部结果
, S  _3 g  A. P2 N9 G9 ~: B$ {
Full Stack@完全层叠

Function Definitions@函数定义
. B/ q9 c( z: n3 w5 a& H) ]9 w
Gap@间隙

Gear 2@齿轮 2

Gear 3@齿轮 3

; Y2 ?$ r$ p* O: C+ O7 qGear 4@齿轮 4
2 l% ]$ m, m% Z9 g5 d; e
7 o  @! i8 [5 s- @. gGear 5@齿轮 5

Gear 6@齿轮 6
5 l+ J' I7 c% M% g+ Y# ~
Gear's Method 1st Order@齿轮方法第1命令

1 g/ y+ q  c8 n* D1 U- uGear's Method 2nd Order@齿轮方法第2命令
, ^+ ]& j8 A% s" i, c
Gear's Method 3rd Order@齿轮方法第3命令
1 F1 R+ N; H8 C0 n( y6 e
Generate Change Orders@产生改变命令

Generate DRC Rules@产生DRC规则
0 c0 }4 E6 `+ j  x+ V; K2 U
Generate implicit modules for LPM, XBLOX orLogicB@为LPM, XBLOX orLogicB产生隐含模块
1 M1 C' r: P( l8 c) B$ h
. n/ h, Z2 m. Z4 p' WGenerate Print Preview of Active Document@生成激活文档的打印预览

Generate Report@生成报告
7 ?0 K* p1 ~1 [  q: ^0 n# I& [
Generate XSPICE Netlist@生成 XSPICE 连线表

Generates pick and place files@生成拾取和摆放文件

Gerber Files@Gerber文件
& L5 S! Q3 E* t. C* W
Gerber Setup@Gerber设置
0 F6 A1 J# C- H. F* K( X# `8 w
Get Latest Version@得到最后的版本

; \7 V- n, B6 I5 l& X# b. MGlobal (Netlabels and ports global)@全局（网络标号和全局端口）

* X, @+ s4 G( K( \GND Power Port@接地电源端口
6 ]! \6 ?1 o5 L
Goto Line Number@转到连线编号
# t% [. R, \# a
8 [2 D6 @; T+ w1 S  {Graph@图表
. V- {- f% x" U5 A$ U' L! a3 i
Graphic@图形

Graphical@图形
) p6 Q6 y9 c% ~, [6 [5 |# a7 X- W
Graphical Editing@图形编辑

) _3 o) l3 N+ @; C! y# M; |: MGreater Equal@大于等于
7 ?9 }- e9 Y* v# A7 S: y+ _
Grid@栅格

1 _& Q! @/ w% v( y6 {Grid 1@网格1
1 R- L; X0 P/ I( E
6 i. c: e0 [, Y# ]* O$ u6 PGrid 2@网格2
9 n6 k  T/ g( J; f6 g' e% n6 m
, e) [$ H; `9 X; H: Y7 GGrid Color@网格颜色
6 a4 d# L1 i( q: \, ^/ x
Grid Range@网格范围
7 q& E$ C' {5 P8 ~$ c
Grid Size@网格尺寸
( v. s0 T$ P- b* p' ]5 u+ L7 w" x
Grid Type@栅格类型

Grids@网格
* x4 q& D+ _1 l8 E  _( Q; W
Ground Plane 1 (GND)@地平面层1(GND)
( E4 `! M  R4 k% U
Ground Plane 2 (GND)@地平面层2(GND)

GroundPlane@地层
# H8 V' Q4 s" ?4 H" C
! W* k: X5 @. M- H$ zGroup Binary@分组二进制
& s* ?' o- ^! b7 ]4 [
Group Line@分组线
; M1 L- p: @9 K' o) S
Group undo@组取消操作
. G9 l# o3 e' @
2 j* U( E9 i# W' D/ yGrouped Columns@分组列

  K% I# u/ O# R: V$ l/ FGuessed Model@高斯模型
1 r  p% C, H- q# m& d
7 e4 o( [% }9 ]* ~8 m, Y: sHatching Style@阴影样式

Help Advisor@帮助指导

Helper@助手
8 \+ j1 S8 n4 m: D( u5 y
$ j7 `0 X1 N$ P9 L2 P8 ^1 H( mHex@十进制

Hide All@全部隐藏

Hide All In Project@隐藏全部项目
1 V( _" U( k- f8 l/ c
Hide Component Nets@隐藏元件网络

Hide Connections@隐藏连接
: {; `' j1 b9 @
4 I" a8 ]( f9 k8 w& GHide delay@隐藏延迟

Hide Net@隐藏网络
5 o1 i3 `# o7 o
2 L( |/ b( M1 j/ AHide panel after displaying waveforms@显示波形之后隐藏面板
4 g6 V1 ^6 j1 g0 S5 J
, N8 S8 v1 n) R% a/ _+ kHierarchial Scopes@层次范围

Hierarchical (Sheet entry <-> portconnections)@层次（图纸入口<->端口连接）
& s! n  i# ?. g7 s) E. q2 z) S4 l
Hierarchical Path@层次路径

High Confidence@非常匹配

* y2 @$ S: l. j  SHigh Current@高电流
- |6 ~- B& r. g
0 R9 w' `$ Y/ \0 u$ fHigh Level@高等级
7 |' ^) A3 W+ F% G4 V) G! c
, |- t8 r2 C, nHighest transparency@最高透明度
1 Z/ W5 r9 `7 J3 ~3 W& e+ \
Highlight@高亮显示

. A7 Z- n; t0 a- Q; y1 ^7 j# aHighlight by Graph@根据图形高亮

Highlight by Masking@根据遮蔽高亮
5 u  [8 I  I5 ~% c$ y/ ~
9 m; e, ~6 i0 K) N8 dHighlight by Selecting@根据选择高亮

Highlight by Zooming@根据缩放高亮

Highlight Comments@高亮注释

Highlight Directives@高亮提示

% h0 ]. u$ s" }  B$ Z- U9 OHighlight in Full@完全高亮

$ k; x' M" G( d, vHighlight Keywords@高亮关键字

Highlight Memory contents@高亮显示存储器内容

" x# N6 E$ ~3 w: |. j6 T! o+ dHighlight Numbers@高亮编号

; f# N, Q0 s9 M- h! @; E3 g5 rHighlight Similar Waves@高亮类似波形
8 u: U) u* D. ?: O# v6 v# A3 B
( q$ Q' X! G" i/ YHighlight Strings@高亮字符

HiZ@高阻
: O. t% ?0 A+ Z5 c' y4 p
Hole Size@孔大小
- E5 |) U3 P8 Z5 R# {
Hole Size Editor@孔大小编辑器

5 k# z) h* c  `; N; f4 rHole Sizes@孔大小
8 A, L" R. r/ ^; R8 P3 ?$ J
# F+ d# a) }+ E1 O4 f5 q. Y6 WHoles@孔

, t. L/ E3 G$ k# W# |HoleSize@孔大小
/ n) b( d. U) i+ r& f6 c
Horizon@水平

horizontal@水平

Horizontal Spacing@水平间距

7 D6 F' q3 i1 V( \5 GHorizontally@水平居中

9 ], y" ^4 o( |: z6 [% x# wHow should the pads be relativelypositionned ?@如何相应的放置这些焊盘？

, R% z2 ?. `  H( Y% _  JHow should this plot appear?@本图表如何显示外观？

How wide should the outline be ?@需要多宽的外形尺寸？
/ U! C7 l) B4 [
How would you like the pads to be named ?@你希望如何命名这些焊盘？

I/O Type@I/O 类型

  \7 ]3 a6 a3 c0 KIdle state - ready for command@静止状态 - 准备执行命令
) d2 a0 [2 Z1 `1 V" C- U
IEEE Symbol@IEEE 符号
3 x+ L, ]+ q- `! h* X
IEEE Symbols@IEEE符号
- _  k' f! ]! C' q0 N
ignore@忽略
% ?# `2 o5 u' @9 _
# a& c% [% ]) t) K. w9 DIgnore Differences@忽略不同
& P5 u9 K$ ]+ O# X0 }6 Z# ?
. j7 @6 y" n% Y5 ^3 ^; UIgnore Obstacle@忽略障碍物
* h: N1 [3 i! T# P+ }% X- t8 Y9 |
Ignore Stubs (mil)@忽略分支（mil）

$ O. `" i: E! S2 [Illegal bus definitions@不合规定的总线定义
! V; o6 t: x' y% s& @7 y4 u2 w
- l' t- J  o& c- c1 {+ ^Illegal bus range values@不合规定的总线范围值
. x0 Z' E3 o( R# M& f
Impedance@阻抗

. b, s" G/ s/ m  s8 {& R0 z1 OImpedance Calculation@阻抗计算

Impedance Formula Editor@阻抗公式编辑

Imperial@英制

Imperial (mil)@英制(mil)

Import Changes@导入更改

Import Changes From %s@从%s导入更改
6 C5 K2 I& R% S9 s1 o2 \# E
& c- e3 V' a3 C( O) M5 }+ ^Import FPGA Pin Data@导入FPGA引脚数据
6 b6 S4 c5 C4 U. i1 m. H1 n
Import FPGA Pin-Data to Part@导入FPGA引脚数据到元件

Import FPGA Pin-Data to Sheet@导入FPGA引脚数据到图纸
/ ?4 S( h7 I4 i- h0 n
2 A3 T+ u3 j2 z% o* u) I+ y/ I' zImport IBIS@输入 IBIS

Import Waveforms@导入波形
' b4 d9 E9 C1 Y2 A, T5 @  P2 ~
  I: U0 @/ N3 w: z" ?, fImport/Export@导入/导出
& x+ P" s( U% l# U
9 @0 ?3 F0 U/ K" S/ c; i" ^. z3 P# zInclude Bottom-Side@包含底部
( C6 I3 K: s5 s/ n
. h- P4 r% ~4 A, z/ w$ R* kInclude Components@包括元件
# X4 e8 ]" L, z# z
& s1 ^" ^/ L5 `3 {1 U3 TInclude Double-Sided@包含两侧

9 o0 z" Q1 d6 i+ l5 U8 UInclude IEEE numeric_std Library@包括 IEEE numeric_std库
& i8 I! q+ f; ?  a2 L  K* [
Include on New Printouts@包括在新打印输出

2 l. u" n. O( t/ R) E, f) I5 lInclude Parameters Owned By@包括自身参数归属

5 h5 s# ]; n' Z/ P9 e! }Include Power Parts@包括电源元件
, a4 b9 E2 W) D5 G
Include Subdirectories@包括子目录

Include Synopsys Library@包括Synopsys库
% a5 n+ F* f" j! e& |' g
Include Top-Side@包含顶部

Include unconnected mid-layer pads@包括未连接的中间层焊盘

" D  b1 F# J$ v+ T( `$ H# }; @. NInclude with Clipboard and Prints@包括剪贴板和打印
+ Z, E% S* l+ a+ P; J
9 s) K9 w  h0 b5 h& jIncluded Nets@包括网络

Increase@增加

8 d/ g9 J7 L% {9 I- a3 OIncrease Horizontal Spacing of Components@增大元件水平间距

Increase Priority@提升优先级
! E: ?! Z/ g$ Z" p8 y8 M
" ~# p6 a+ q2 Y, AIncrease Vertical Spacing of Components@增大元件垂直间距

1 R- _+ ]4 ]. {% C. ]0 A) NIncrement Part Number@增加零件数

* Q5 K) P# X& `# W6 z2 DInductance@电感

Inductor@电感
" p3 ~9 P" p% r1 I+ ?) |* i* W; H
Inner Layer 1@中间层1
: [* t9 X! I$ u! X7 p" X7 s1 p
0 P* x1 P* Y  Z4 iInner Layer 2@中间层2

Inner Layer 3@中间层3

* V6 r5 R: E& A; o* wInner Layer 4@中间层4

* [4 }5 y2 l) j6 E3 PInner Layer 5@中间层5

Inner Layer 6@中间层6

Input Output@输入输出
" ?: P% G! n% D8 w  H5 [
Insert All Wave Views@插入全部波形视图

Insert Duplicate@插入副本
! D1 P' G/ V+ S, ^& T; F
( L/ }! b2 N, k# l- d$ f5 L" vInsert Line@插入线路
0 ]& m. v- o* [$ `6 V6 C
8 \, D- U5 }% |0 kInsert Link@插入连接
  h! B: s5 v7 K
& T$ s. E( Q7 lInsert mode@插入模式

8 U# U; N0 {; P( G5 @Insert Wave View@插入波形视图
" B2 [- V. g3 ~& S' J0 L
Inside@内部

Inside Area@内部区域
1 Z: [8 \* d; ~. S6 j+ R
Inside Edge@内部边沿

) y% M! U- U  RInspect@检查

# ?$ _5 E7 _+ T/ X7 |3 [, RInspector@检视器

$ @: F. b3 l7 O% W7 G; x- ]& ?Install Library@加载库

Installed@安装
7 Z+ G+ s. ^" O, v; c: B& h* \! M
Installed Libraries@已加载的库

" U) ]0 d- V8 s& h8 d& a: dInstance@实例

integer@整数
+ R' A1 `& M4 k" g0 n& `: U  X
& G5 r9 U" l# k' L9 p! E2 iIntegrated@集成

% c+ _$ d+ x1 O( A2 C# z' cIntegrated Library@集成库
4 B& R3 [3 C( {
Integration@综合

Integration method@集成方法
3 s4 ?) \/ [- N) F  B
Interactive Placement@交互布局
9 ], Y. N$ v* x
8 j$ U2 U- j" o  Z: I% ^2 Z* DInteractive Routing@交互式布线
! `5 w3 z1 ^: ~! t! C
Interactively Route Connections@交互式连接布线
6 O/ q: k" x' H5 I1 a1 ?) Z
/ Q9 \2 O. D! e4 g, c( _Internal Layer Pairs@内部层对
$ Z  e$ T6 f3 S4 L# p" g. h
Internal Plane %s@内电层 %s

: q% c& P* K- G- I% w  N, l( ^Internal Planes@内电层

Internal Planes (P)@内电层 (P)

0 d1 b( q1 c) q% W! z$ r# k9 wInternalPlane1@内电层1
# d- y9 l. L+ R: B/ g% S
InternalPlane1 ((%s))@内电层1((%s))

7 {1 Z) q$ |+ n8 p( N* d, F  @InternalPlane10@内电层10

% N+ O8 a' C( p  K" r2 rInternalPlane10 ((%s))@内电层10 ((%s))

InternalPlane11@内电层11

- @; u: m5 I- ~. }2 ^InternalPlane11 ((%s))@内电层11 ((%s))

7 B# `& s# O9 o% O: P* }9 U# t: xInternalPlane12@内电层12
6 ]" E# H7 n9 z, p7 X, o6 w# y$ P. Q! N
. }2 ]; H' l7 F) [" X- m- O3 S* cInternalPlane12 ((%s))@内电层12 ((%s))

) A, x+ K! ~2 `" b  Q. wInternalPlane13@内电层13

InternalPlane13 ((%s))@内电层13 ((%s))
+ \0 _1 i6 t+ Y2 {+ Y
8 J  |% h; A2 ~InternalPlane14@内电层14

InternalPlane14 ((%s))@内电层14 ((%s))
$ r9 D0 u) K& I7 k, B
InternalPlane15@内电层15
* Y1 |0 O3 ?& R
; Y8 `' ~, }2 S2 M& i8 A& |# FInternalPlane15 ((%s))@内电层15 ((%s))

/ u' o4 V$ }; C1 HInternalPlane16@内电层16

6 R2 ~: E& l; b: L- \InternalPlane16 ((%s))@内电层16 ((%s))
7 Y- ]9 R& Y3 {# l8 J+ G% x
InternalPlane2@内电层2

% ~) O7 ^2 ~9 GInternalPlane2 ((%s))@内电层2 ((%s))
6 d' R9 z5 T- d! C
InternalPlane3@内电层3

9 |2 W- y. z% R8 `4 \( S; F, O/ @0 G7 UInternalPlane3 ((%s))@内电层3 ((%s))
6 S! R& \' g; @2 P% ^4 ]$ S
6 x1 i  i( r8 B; w& QInternalPlane4@内电层4
9 G7 y6 w( }2 I- j+ b) ^% o( l
, T. t: V9 G0 U; T3 P) jInternalPlane4 ((%s))@内电层4 ((%s))

, i, Z. L  e0 E+ w9 ~" yInternalPlane5@内电层5
$ ]4 J" K' c3 a( q3 W* n' u
/ P% A2 g; U- U$ ?InternalPlane5 ((%s))@内电层5 ((%s))
' }+ F! ^$ J- ?* D% u' A
InternalPlane6@内电层6

* x7 n$ S  V% K6 y8 N- W! rInternalPlane6 ((%s))@内电层6 ((%s))
9 X% i2 C6 B; K9 ~: M$ ^1 t( D
InternalPlane7@内电层7

, s# y0 O5 `. p0 s$ UInternalPlane7 ((%s))@内电层7 ((%s))

InternalPlane8@内电层8
7 [$ b1 T& z0 R) K
6 p& W0 e: c1 i* B' Y' R, eInternalPlane8 ((%s))@内电层8 ((%s))

% s( T0 w& E& r' R, {8 F! {% c- P2 `8 I6 @InternalPlane9@内电层9

InternalPlane9 ((%s))@内电层9 ((%s))
6 Y0 T6 L0 X8 Y8 ?2 X
Invertor@反向器
7 C: y5 ]5 t) D. c% [% A5 V4 s4 E) r
IPC-D-356A Options@IPC-D-356A选项

& h, y8 a5 z, @Is Active@激活

" Y  s% F! G$ a# hItem Count@条目计数
1 P3 }% V' g8 G6 l2 T$ V. l
Job Files@工作文件

Job Manager Menu@工作管理菜单

Job Manager Toolbar@工作管理工具栏
) l! F5 L- t7 g( `
& n$ h" T( h  y" xJump@跳转
- {) f' |' ]) X8 z
- }1 a3 n2 o# Q$ ZJump To Current Cursor@跳转到当前光标

Jump To Cursor@跳转到光标

! E; [* R7 g6 e+ U* ]' j$ yJump to First Group Object in Selection@转移到被选中的第一个组对象

Jump to First Primitive Object inSelection@转移到被选中的第一个原始对象

+ c- e6 t- B2 z; _' V( _Jump to Last Group Object in Selection@转移到被选中的最后一个组对象

% e! z6 r3 \2 |' d# ?- n" Z' T1 mJump to Last Primitive Object in Selection@转移到被选中的最后一个原始对象

0 w, G* E' k/ z9 l7 _4 oJump To Location@转移到位置
! W4 q, h# V9 u4 ~! D0 ~" q6 t8 E) A
Jump to Next Group Object in Selection@转移到被选中的下一个组对象

# K; W' R# ~9 [- ]  vJump to Next Primitive Object in Selection@转移到被选中的下一个原始对象

) s5 K+ I1 Y2 WJump to Previous Group Object in Selection@转移到被选中的前一级组对象

7 ]- S. F( d: X  z$ A" C4 m1 {: q1 zJump to Previous Primitive Object inSelection@转移到被选中的前一级原始对象

Jump To Time@跳转到时间
) U% B" s% U6 d7 x1 u
- J2 U: O2 ~. I( {, A5 x) I) mJunction@结点

Junction Cap@节点电容

Junction DC@节点直流
  e$ l8 }6 I# b" m2 }  `3 T- u$ |" W
Just this document@只这个文档

4 B9 }& D8 F3 R  c7 xKeep last setup@保持以前配置
# q. B; ~$ \) a9 @
Keep Out Layer@禁止布线层

Keep-Out Layer@禁止布线层

, O; z  a5 j1 N2 L# AKeepout@禁止布线
: C& W, j) k* E" T6 f
KeepOutLayer@禁止布线层

Key Mapping@关键映射
& n. W" ]8 U1 L
7 J! _9 R; j$ KKeyword@关键字
" g& r4 h! v3 y! A3 \
Keyword Sets@关键字集
2 t- X1 M( P5 [( K+ a4 k% I
Kind@类型

* O9 ~. c+ ?0 |( d0 p  j* SLandscape@横向
: n* }" U( e* M7 _  t# n
$ c* [# B2 s4 _& k; t6 OLanguage Name@语言名称

Language Reference@语言参考

Language Setup@语言设置

large@大
$ ]$ `, Q) r: Z6 K
Large 90@大于 90

) @, Y/ ]' F1 v1 M1 o2 j* YLarge Cursor 90@大光标 90
9 q+ s  `# Y( }) U1 O6 t& z( S1 I7 I
Large Icon@大图标
# g5 Z7 c/ u7 f
/ x8 F' S) n( ]0 Y6 m& n8 RLast Component@最后的元件

Last Modified@最后修改

% u( R% l( f! x6 u5 bLast Page@末页

Last Transition@最后一次转换
: W3 \  E- r# F- H$ K' G% W
/ x1 r7 \4 x4 y1 t0 N& c. s4 w2 n4 YLast Value@最后数值
& T5 N' S  w- ^; U. O  s
Layer Checking@层校验

: ^% e# H" D) h1 q' O# ~Layer Drawing Order@图层图纸顺序

+ n5 D7 z) Z, g7 L$ _Layer Information@层信息
, [" }- `0 H" a8 {. Z# H, O3 [
Layer Name@图层名称
8 X* x" ~6 W; N! O3 o
2 ~3 a; O/ c8 Z* a- x' Q: j: oLayer No@图层编号

, M% k) C3 k5 D6 V) zLayer Pair@层对信息

Layer Pairs@层配对

Layer Properties@图层属性

Layer Stack Manager@层堆栈管理器
, X0 ^8 U( w1 J$ l0 a' t6 ]0 `
/ Y- c" C' v' s, e& b1 n# w# h  iLayer Stack Reference@层堆栈参考

Layer Stackup Legend@层堆栈图表

Layers@图层
# a5 \  U. n$ v
Layers in layerstack only@仅在层堆栈中的层

5 G$ ]- R- Q: J9 J( w: pLCD Cont@LCD 控制器

3 p/ p+ U% j5 {LCD Controller@LCD 控制器

3 J: F  z, L6 d% q' A$ o) [Leader@引线
- s) i; ^) {, A" s5 s' ]3 e
$ K" L9 U. H0 {% GLeader Dimension@引线尺寸

Leading/Trailing Zeroes@前/后导零
9 E3 N7 B, ?0 T4 c& @6 p( T5 `) `
Left Delimeter@左分隔符

# C( m7 N" o1 z# b- LLeft Right Signal Flow@左右信号流向
2 S% D7 x) P; w. _6 g$ \$ G
6 g" C9 ^. s# ILess Equal@小于等于
. `5 t, S/ |/ F
Level Seperator for Paths@根据路径分离层次

5 s! c; U! O" n' ^$ c+ hLib Ref@库参考标号

. p* R2 ]0 J3 u; t1 kLibraries@库
/ B# I: s7 L# y: L* a; X6 t
Libraries on Path@指定路径的库
0 m# o$ N0 i) Z& ?' P
- `& _/ c1 m0 m' mLibrary Component Parameters@库元件参数

2 ]( w, e1 S2 @7 W& v7 j9 ~Library Component Properties@库元件属性

7 c& g/ M& C1 P. E% W% ZLibrary Component Rule Check@库元件规则检查

1 _3 F* a( {; o8 p! f8 a/ _; s8 zLibrary Description@库描述
7 O% S2 M! z- F8 ^
Library Editor Workspace@库编辑器工作区
. }9 ?3 Q* O6 u6 p: C' s; j
Library Layers@库图层

+ p- u" e9 h! D5 v' @Library name@库名称

% l5 X3 S2 f8 R! T  Z) L9 KLibrary Options@库选项
' Y# P0 b, b! v5 Y" e; X( L
' f" q8 L, ]  ~8 iLibrary path@库路径

Library Ref@库参考名

Library Reference@库参考名称
/ T0 T) O# p( T/ o; n, @/ I' e
LibRef@库参考符号
4 e4 U; C2 d; l+ h, T% d5 D% p
License Type@许可证类型

Licensing@许可协议
' T6 ]; O+ s1 k6 w
Lighten@调亮
, x& _! g) m2 w8 M$ ~* s& Z' W' i: t
- i" b2 N% O3 i, R; E2 c6 \Line Grid@网格线
7 B7 F  u: E5 X/ n. k8 m, G
Line Number@线编号

Line Style@线类型
7 l) L! ]7 R9 q) j
/ A* c- E# ?5 y# X! D; DLine Width@线宽
1 r/ y% g( @$ r9 B
linear@线性
0 i9 {- V! _; \
Linear Diameter@线性直径

/ J. d+ x  @/ RLinear Diameter Dimension@线性直径尺寸

Linear Dimension@线性尺寸
9 `/ X% u6 W. s! E0 h
Linked To Sheet@链接到图纸

Literal@文字的

Loading Resources@载入资源

4 r  x1 p$ H! ]1 k, K: o, z7 _Local Colors@本地颜色
) H/ t# \# h. [/ w4 y* [. R1 U
+ w; r; C5 L% l# G9 x( v9 aLocal Signals@本地信号
$ N  I( S3 d0 q9 r: H- }
' X* `/ C: @) H( Z  a# PLocation@位置

Location  X1@位置 X1
+ U. p9 v8 }) C6 y
Location  X2@位置 X2

Location X@位置 X
6 i- l8 ^( J( K! O7 ~$ @% l% Y
% p% H* q8 ~( X7 |2 z* E/ h1 y& K# V' dLocation Y@位置 Y

Location Marks@位置标记

Location of Part@元件位置

( m" n6 ]3 D9 f+ [/ F' ELock All Pre-routes@锁定全部预布线

Lock Designator@锁定标志符
: K6 v) h0 h' a4 @( Q
Lock Pins@锁定引脚
; Z/ f* A7 `' q* @$ C5 X
4 V8 J" r; G$ a: E* Z. p) ALock Primitives@锁定原始

Lock Sheet Primitive@锁定原始图
5 {& O; ~8 U5 a- u& n3 D
) Y( M2 j# ^1 d' @locked@锁定
/ w- i1 b1 u$ s" Y- I
  n$ E" d- K# C1 J, oLogarithmic@对数
" I6 {/ X, B( x. n
Logic@对数
/ [9 }! ~% x/ N! D. `+ }( l
" j. @) \+ j  |/ k0 J$ rLogical@逻辑

Logical Designator@逻辑标志符

Low Confidence@低度匹配

1 C" E8 x% |2 _Low Level@低等级

. m. m" Q- g- \9 |- _Lowest transparency@最低透明度
7 ?! p5 [7 b- ~  g
$ s/ y7 I' \, q6 i7 I, lLumped Elements@集中元素
$ A; o7 i6 W: {4 O, G
Lumped Elements Pin Model@集中元素管脚模型

, h- _& v0 H  |$ R0 l& G2 _" pMake Equal@使相等

Make Horizontal Spacing of ComponentsEqual@使元件水平等间距

Make PCB Library@生成 PCB 库
+ b# M& \8 u/ l8 d
6 N  ?$ o. J/ y. [2 f: P9 `. F2 zMake Project Library@生成项目库
" [1 B- ]+ @4 x$ Q
+ ]) [1 b1 u( z% G, d( [Make Vertical Spacing of Components Equal@使元件垂直等间距

Make VHDL Library@产生 VHDL 库

; |/ S/ m* U+ g  K$ N/ J0 gManual@手动

# k9 A4 j, p' P- F; R/ TManufacturer@生产商
9 r6 ]$ B* x, A( j  c  F2 p
" C9 m' b0 N7 i+ H" iMap built-in libraries@映射内置库
7 W7 M3 ^2 s: x6 t
0 Q, ]9 Y2 G7 GMargin Width@边界宽度

! o& N: ~- C  A$ A$ R2 UMark Manual Parameters@标记手控参数
! \3 x% c' `& s/ L8 x2 L6 U
Markers@标记
2 S& t' [; c" [
$ M1 L/ Z5 }, |+ o: TMask@遮蔽
3 V5 }9 D# S, z+ i0 Y
Mask Layers@遮蔽层

0 G- |6 G3 w. c; h4 O+ PMask Layers (A)@遮蔽层 (A)

Mask Level@遮蔽层次

1 r, B' }9 m+ t' L/ b5 ]1 x- qMask Matching@遮蔽匹配
  r, _8 r$ D/ r. O7 x, @
; N9 e4 N. R, yMask Set@遮蔽设置

Match By Parameters@按参数匹配

  h, g$ }% Z. w4 L! k) ]9 fMaterial@材料

0 k, p+ e0 |+ `! S6 zMax Dist. (mil)@最大距离（mil）
; N, E; `$ d0 \4 d7 T- h
* j, [4 p/ T5 J# k4 t6 l1 k: {; mMax Width@最大线宽
0 m% ]$ b) d6 Z, P& r5 E* i
) ~% m# j/ {- S# S( D" C: e9 d6 zMaximum (Ohms)@最大[欧姆]
$ w. x; V& K! C* O3 c, K. i
6 F8 }$ c# P, W; V' V' jMaximum (seconds)@最大[秒]
7 w4 I; e# u1 w8 c# K: E! W5 Y
0 ~# j% U) F) @. \Maximum (Volts)@最大[伏特]

6 ]5 e- T: O$ D' G8 M4 d8 mMaximum Stub Length@最大Stub长度
" p$ i8 H4 i$ y& W
3 t# ^8 X+ k" w' o. o3 BMaximum Via Count@最大过孔数量
; @) S  `" M: `+ m' v: [9 I
/ O. I5 [# z7 z5 QMeasure Distance@位距度量
; e% l+ a9 E# R
% E& I6 `; f( S1 D- {. kMeasure Primitives@基本度量
& x7 X" N# s- V$ k. r7 z3 v2 J$ ]# X
Measure Selected Objects@选定对象度量

  [  A# j8 z; p/ s# sMeasure time@时间度量
1 f( ]6 K% u/ G& \
Measurement@测量
& S# S/ b3 ?6 E' b: \$ n" P
Measurement Cursors@测量光标
% \! w3 x# v; ?5 Y3 w4 z- h* a
Measurement Method@测量方法

Measurement Unit@度量单位

" h# @9 z0 f$ U) T* n% PMeasurement Units@度量单位
, d8 b7 U4 M9 x' E$ G
- F$ B2 ^  j' n4 u* v9 I( T: f: f! VMechanical@机械的
1 H! Q9 E9 F- _# [" K4 X
Mechanical 1@机械层1
% M4 U* c4 R4 K" ~8 G
" y: ~% u9 m( Y. S' E# U7 d( hMechanical 10@机械层10
6 ^! {- k2 j2 K7 d4 X  Q- |
7 Q* k& P1 y, P* S) u1 RMechanical 11@机械层11

Mechanical 12@机械层12

% I( ?; H2 M) a* r; oMechanical 13@机械层13

% W% |# H$ k7 b) o' CMechanical 14@机械层14
* L$ F& t6 V: e3 e* t+ v# L* u0 ^' F& \8 k
2 X9 R0 ~4 Z( B3 L- h0 U8 yMechanical 15@机械层15
: I! k6 z( h& [5 b
  f6 t/ k" o' x0 U' Z( nMechanical 16@机械层16
+ e- M- W4 g2 G7 j2 S, X
- {) {" k4 G/ X4 |; Z$ S6 _& P( J$ gMechanical 2@机械层2

; @% B5 A/ ^! m" `, rMechanical 3@机械层3

Mechanical 4@机械层4
! R( Q9 Z) H  }9 t- V. t  X
6 ~" S) Z: d- V+ b8 R5 ]* EMechanical 5@机械层5
$ y$ A% l' ~8 N4 [" s' y9 W
  O# c' A+ \$ D1 y- aMechanical 6@机械层6
! ]1 |8 R. Y, t& @+ R4 M
+ }( n" u9 P9 ^7 d  r  C" kMechanical 7@机械层7

Mechanical 8@机械层8
4 }$ ~% W& t* a& q# ]
* h# l. P& u: v% W' M% [( aMechanical 9@机械层9

" g* j, [4 w% r: H$ _Mechanical Layer %s@机械层 %s

" S( @' _4 Y& f; ~9 g4 ]. aMechanical Layer Pair@机械层配对
+ N, B! r$ c9 E* I* V
/ n4 G7 @& c, O  y) y  GMechanical Layer Pairs@机械层配对

* J4 Y' b' r1 f$ h% T; v6 OMechanical Layer(s) to Add to All Plots@机械层加到所有绘制图
* ]- q' ], W2 _/ Q# A1 f' ?
Mechanical Layers@机械层
: g0 X6 @0 _" U% e) G
Mechanical Layers(M)@机械层 (M)
' ^( a* I& ?+ [! H/ e- l
) [! |- @* I5 y4 C. L0 @' I& N/ rMechanical Pair Properties@机械层配对属性

Mechanical1@机械层1
# Z; A4 N3 @6 W( S
. i. x0 N% C0 ~* n( ~Mechanical16@机械层16
5 a" ?, p+ K  v' x5 d* B" c$ c
Mechanical2@机械层2
+ G3 o! D7 o, z% ~; M! }: ^
Mechanical3@机械层3

Mechanical4@机械层4
: s1 o! ^1 x2 M% s; U' H0 Y6 l
Mechanical5@机械层5
% @6 E3 F; q( C; ~" P, E& Y
medium@中等的
2 {; s+ W3 H" E. F
Medium Confidence@中度匹配

8 l- l$ v) X5 C& D% @( cMembership Checks@隶属关系校验

: u2 ?# G8 ]+ n0 \4 ~! B' {+ FMerge All@全部合并
! m3 w' v. w; n: J& q  a* @' K
2 f/ B1 U8 H+ {4 Q( }% Tmetric@公制
& Y4 Z% e3 k( G/ [
Microstrip@微波传输带
( u& N( e# l" i+ F! U' L% T
4 ^% t6 G" c) {1 T7 f8 y- h6 F9 N3 v8 WMid Layer %s@中间层 %s
: u7 W! N  x/ f. J/ ?
MidLayer1@中间层1

MidLayer10@中间层10
' _$ K5 k0 `6 C( ~" p  ^% O& s% S
MidLayer11@中间层11
) _) O$ V7 P; Q% q
0 V2 E4 q7 I6 U' }# V9 [: x" O; \MidLayer12@中间层12

MidLayer13@中间层13

MidLayer14@中间层14

MidLayer15@中间层15

MidLayer16@中间层16

3 {/ M" B3 w* x5 P# kMidLayer17@中间层17
. I8 K4 Y5 E7 A+ Y( \& ~+ Y2 G; [
MidLayer18@中间层18
% Z. S0 L- W* |5 d/ [$ Y  @1 ?1 A
3 n. P% V$ R# iMidLayer19@中间层19

7 [. i  e. i2 T4 pMidLayer2@中间层2

8 E4 ~4 }  W) w' o2 u0 i6 X, l* jMidLayer20@中间层20

MidLayer21@中间层21
, X2 S6 q8 E$ I2 |
MidLayer22@中间层22
) B# Z: a3 A+ M, P
MidLayer23@中间层23

% r* @8 ~3 p& K5 v( V! G/ W$ qMidLayer24@中间层24

MidLayer25@中间层25

/ K" F- p+ P) W9 l/ xMidLayer26@中间层26

' k' g8 A% j; h% K, n! k9 j, ~5 NMidLayer27@中间层27
, y$ H$ l+ X9 n( {0 h* C5 n5 s
; L1 f) c$ U! I  e3 i* {MidLayer28@中间层28
4 [- P6 h+ {$ ~/ D, ^$ r& N0 S: i2 ~
7 i2 o+ J% E% E4 U4 SMidLayer29@中间层29

' u: ~6 E' p) r5 Q' P2 vMidLayer3@中间层3

MidLayer30@中间层30

MidLayer4@中间层4

MidLayer5@中间层5
  |! f0 m4 L1 m2 c9 z3 m( [
MidLayer6@中间层6
2 W$ r" N. K4 N; q
MidLayer7@中间层7

2 ]' t' Z$ O! N( b* l5 L# cMidLayer8@中间层8

MidLayer9@中间层9
) x/ H. M8 x* z* B- y- g, c
Mils/Sec@mils/秒

Mimic orcad Ports@模拟的Orcad端口

Min Length (mil)@最小长度（mil）
  `- b$ }# l' N& R
Min Prim Length@最小基本长度

Min Width@最小线宽

Minimum (Ohms)@最小[欧姆]

, B4 ?1 W+ O! c6 lMinimum (Volts)@最小[伏特]

Minimum Angle@最小角度
2 w7 r3 a4 H/ i! C% Z( ]
Minimum Annular Ring (x - y)@最小环孔 (x - y)

Minimum Clearance@最小间隙
4 y) t) ]4 h/ r! W% |* k2 r
) k/ J+ D$ D6 S/ [% ^Minimum Primitive Size@最小的原始尺寸
" u/ n) ^- W- n( M6 C2 R- B* A- v' N( p
Mirror@镜像
2 M! B( Q0 j  \0 A! ~" X. A
& ?) u' O$ @+ n5 YMirror Layers@镜像层
1 e3 p. M, H- B6 P' a
% o& \# I, U( EMirrored@镜像
5 D7 z' Q8 s1 I# i
+ I% a0 p% D% W  ^9 yMirrored Component@镜像元件
/ n: ^$ r- B; q1 R
Miscellaneous Styles@附加风格

" s  a* J! J( a  ?. [" X% y6 c# MMismatched bus label ordering@总线标记次序不匹配
- U7 i, b2 l0 a- T
& j4 G9 ]8 q+ J- H( o. FMismatched bus widths@总线宽度不匹配

) O/ V! ^' D- bMismatched Bus-Section index ordering@总线部分索引次序不匹配

Missing@遗漏部分
! w) C! y  H1 Y: p; ^5 Y" d" M9 b
6 n, j* U- \, k* }! J8 x8 @" i. OMissing Pad Names@遗漏焊盘名称

( |" g8 j' T6 Z; g/ }& b% PMissing Pins in Sequence@序列中遗漏管脚
$ b$ {/ M. G: j0 W3 K6 a
$ m* S3 D$ X4 b" kMix Sim Menu@混合仿真菜单
  S' _# H  ^4 T3 V- R% p
Mix Sim Standard@混合仿真标准

Mixed Sim@混合仿真
2 Q1 ~; r# z! G
. F7 W- F5 M8 z& L0 Y; [5 TModel@模型
% o% F" v: A' X
, j4 V: f& ?& ?Model Assignments@模型分配
) a- }0 ?7 x" A. }
Model Found@发现模型
- r* q) A0 d1 _+ M7 `% Z9 a
Model Map@模型连接信息
7 b/ @6 D' v# e( o
Model Name@模型名

Model Name not found in project librariesor installed libraries@在项目库及已加载库中没有发现模型名
% e7 ]6 a! M# ], V: [6 Y$ |
6 e5 b3 v% ^9 {! a7 fModel Path@模型路径
) }$ L$ `6 i" g
Model Pin Designator@模型引脚标识符
. B  B3 |" g# {0 [
Model Type@模块类型

" u% Q: F( o$ f4 X& |0 L9 cModels@模型

Models for %s@%s 模型

Modification Type Description@修改类型描述
: f/ o! c/ W+ @+ c5 }. k' }
Modifications@更改

2 H! w3 H- e( a' i, J8 G2 g& A' uModify Composite@修改合成

. j; X+ \7 M& Q! b# QModify Wave Colors@修改波形颜色
/ L/ ^$ S0 _) w) M6 g. D' o
) Z# g; W$ T# L  i; BMono@单色
# w  \+ C. f4 g6 p8 p
' b' y+ i; p$ w1 d' j; @1 g, T- ?! E- `Monte Carlo Analysis Setup@Monte Carlo分析配置
' [( p8 V" q5 F  w! Q! H# l3 o7 k
More Buttons@其他工具按钮
, ~$ u. I. h8 |$ k! k
# j2 B, W5 j9 W; {4 {' uMore Documents@更多文档
( E; U$ v1 E/ p
2 W# N0 ?8 o$ g! ?2 lMore Projects@更多项目

More Recent Documents@更多最近打开的文档

3 q3 @, _. p# _0 C& hMore Recent Projects@更多最近打开的项目

More Windows@更多窗口

Most recent document - %s@最近打开的文档 - %s

Most recent project - %s@最近打开的项目 - %s

Move Board Shape@移动板形

4 O7 U$ F8 r, b4 d( Z; i) S$ RMove Board Vertices@移动般板顶层

Move Component@移动元件
, A9 S0 q6 x! Y- V1 R# W1 ?' k
Move Components To Grid@移动元件到网格

Move Room@移动布局空间
$ X# L2 E+ q* N: u
8 |8 G- |2 `" ]7 L) `8 l4 dMove Rooms To Grid@移动布局空间到网格

& g2 H5 z0 S) e9 zMove Selected Components to Grid@移动选中元件到网格
- b& ~, I( ]9 [# A2 Y$ P. x( Q
Move Selected Objects@移动选中对象

2 t' ~% W2 J5 kMove Selection@移动选择部分
' c- E* ?' S8 G6 A1 l& ^1 K/ w
0 c" C; Z7 \! y4 V. ]Move To Front@向前移动

Multi Layer@多层
, {+ h0 C! ?3 j& |
5 g, a9 Y9 l( |Multi line comment@多行注释
# S" }3 p% \% _  F* N
Multi line string@多行字符串

Multi-Chann@多通道

6 N- `- }! y8 AMulti-Channel@多通道

Multi-Channel Mixer@多通道混频器
8 P6 y/ A" j/ w. A  F
% r: t4 M) d1 @Multi-Layer@多层
6 A8 `( p" O3 v
3 N% A$ D0 R/ LMultiLayer@多层
% ?1 d; l7 k# A2 w5 I* y
MultiLayer Default Print@多层默认打印

3 e2 y. C. T2 A- |Name Display@名称显示

Navigate@导航

Navigation Options@导航选项
$ K2 Z! @4 {* u8 F3 ~5 h8 s- v
NC Drill Files@NC 钻孔文件
2 C4 Q2 m' q( T; l0 e) _
- k3 x, _/ V" |! ~$ a4 uNC Drill Format@NC Drill格式
5 j$ E' Y" J" `8 L
NC Drill Setup@NC Drill设置

NC Editor@NC 编辑器

Net@网络
% T3 O: u% D. ^5 o
- ]2 ~; o" X0 L  ]Net / Bus@网络/总线

0 n1 F2 o7 u- n( }Net and Layer@网络和层

Net Class@网络分类

( F& s* n' K# G0 w* t7 f/ XNet Classes@网络种类
) n" I# R" G9 g+ i% m- T
' c( `. ?, A- E' ^' Y' O" bNet Identifier Scope@网络标识范围

Net Items@网络条目

6 F3 }) q# X! L/ {8 y/ d$ rNet Label@网络标记

Net Labels@网络标签

) _; O, g* l8 X' j8 I# l, vNet Name@网络名称

4 V+ L5 u% V% ]Net Options@网络选项

Net Tie@网络连接

+ J) l& o4 e2 Z" x4 ]7 mNet Tie in BOM@在BOM中的网络连接

6 ~1 u# ]% ~( ~- z, d8 j% MNet Track Width@网络线宽

Net Via Size@网络孔尺寸

$ d  j. J, T! m  X9 l' ENetLength@网络线长
$ L$ ~$ k4 _, o, @
6 B! o" z! @% M0 m' L% [! PNetlist@网表

Netlist For Document@文档网表
' h% s2 c: U$ S$ _
0 e- W2 ]' t( lNetlist For Project@项目网表
& S- p9 _. Q; @+ E" ^7 t" ~) s
; X2 r3 H2 T) @; O# RNetlist Manager@网表管理

9 }6 h0 N& q! B0 INetlist Menu@网表菜单
4 B! {2 `7 n4 V0 F) m  M2 q
% e$ Y3 g; V7 QNetlist Options@网表选项
* T: {& l/ d6 q! Y9 Q
. V& C8 x3 b' I: H+ dNetlist Status@网表状态
2 I  w4 `0 z+ A4 V, c
NetPinCount > 5@网络引脚数量 > 5
9 p  M9 y1 F  q* e, J2 I" Z4 k0 n
: {  a7 D  l3 |1 u* F0 Z) dNets@网络
. F0 L, l6 L; L5 D' X1 ~
+ c! v3 K- _7 ?$ S( o) |; N) h* zNets (Parameters Sets)@网络 (参数设置)

( ~8 A- H' r! ONets In Class@网络分类

Nets/Layers@网络/层

2 [4 ], z; z% T) q) d# c1 vNew Chart@新建图表

; O. k# g* a3 B5 pNew Command@新命令

# l2 X3 Z2 z! z! z8 R7 l. E6 i; [New Component@新建元件

New Component Name@新元件名称

New from existing file@由已存在的文件来创建新文件
3 D4 q( y( }$ j9 w0 k  V
, t3 J# m0 o) j5 q+ A' ANew from template@由模板来创建新文件

New Keyword Properties@新关键字属性
8 C% k. J& l+ z6 O( k
# D& H1 T9 j' f6 ~New Keyword Set Properties@新关键字集属性

8 T% Y# L# Z& F7 y4 g& c# I: a7 a: YNew Location@新位置

New Part@新部分

New Plot@新键坐标图

1 [2 C, ^% ?/ yNew Rule Wizard@新规则导向器

New Time@新时间

: ~9 F# R6 ~* Y4 {: QNew ToolBar@新工具栏

New waveform for each simulation@为每次仿真建立新波形
$ Z9 X% w2 S( l9 `  @  m1 t& n
" j2 d7 X3 f/ h3 X3 K% uNext Component@下一个元件
8 I7 I* j1 o' ^  ^" {
Next Part@下一个部分

Next Tab@下一个标记
7 M* ]3 R3 P; n; }, I5 ~) |' ~2 G
6 y0 I& K7 y- G& k; XNext Transition@下一次转换
$ v& Z% r9 v! E
NO@否
6 |8 E* n6 U( H9 B- @% `
No change@不改变

No Component Selected@无选中元件

) S9 Y# s; U7 e0 xNo Configure@无配置

6 F  a) C/ I" P6 S* N# @4 a# UNo current layer@没有当前层

No Default Template File@没有默认模板文件

; x4 z, ^) y* w" `, l( e! ~No Document Menu@无文档菜单

& j) ^) ?8 i9 T: S9 g4 @' SNo Document Shortcuts@无文档快捷方式

No Document Tools@无文档工具

: i; x; O' Z5 Z- t& ?! nNo ERC@不进行错误规则检查标志

No Footprint Available@没有可用的封装

No items are selected for updating@没有选择用于修改的项
* g1 d! |+ Y9 K. Z
No Match@不匹配
2 W! x" H4 f2 t4 u( q6 |7 o
No Model Selected@没有模型选中

! ^. U3 P% C* k' p. v  GNo Net@无网络
! n% R# q! v4 o" H! H( U
No objects selected@无对象选中
+ n. p$ D% Q1 i+ v+ s' w
- j* N1 k& Y# J7 p) e) jNo Output@无输出

No Page Setup@无页面设置

No Preview Available@无可用预览
$ Y' z' j: v- `2 H- q
No Report@无报告

No Schematic Component@没有原理图元件
" g/ I& Z/ e/ x1 d
* G- ?0 a% r' i8 a3 v) sNo Setup Printer@无打印机设置
# B5 G' k1 y3 G
No signal or plane layer has been selected@没有选择信号层或内电层
" T. [8 J& H* n/ t# T* B3 u
4 j3 }0 E) U0 D; J+ W' BNo Symbol@无符号

No Updates@不改变

0 }9 u. S8 R# Q  D" HNo Warnings@无警告
/ n8 L; {* \# N
' j' H, c- u- B! K4 YNo-ERC Markers@无ERC标记
7 h' @+ Z: {% i: U* |
Node Count@节点数

Node Voltage and Supply Current@节电电压和电源电流
5 \1 W$ u' [! G0 I: z$ x- h
$ P0 }  B7 D; H7 l" y. c) bNode Voltage, Supply and Device Current@节电电压、电源和器件电流
  q! n* G. j( e5 p
. u4 p( }  E4 ]& u+ yNode Voltage, Supply Current and SubcircuitVARs@节电电压、电源电流、支路电流

Node Voltage, Supply Current, DeviceCurrent and Power@节电电压、电源电流、器件电流和器件功率
& B, i, r! c, H- p
! I" J6 Q7 J3 ^. DNodes@节点

1 R. C5 y3 S$ J7 [/ L; _( ~7 HNoise@噪声
2 L$ l- Z3 h, r0 Y
0 u! u, T8 }8 P7 Y; kNoise Analysis Setup@噪声分析配置
* Q% l4 _2 m# T, ^. E
7 e' K3 T" ]+ L, n9 NNoise/Temp@噪声/温度
2 ?3 W1 p' Q. J$ o
Non-Plated Hole Size@无铜过孔尺寸
' \4 |2 O7 j% ~8 e( ]* O
Not all components have Signal Integritymodels set up@并非所有元件都有信号完整性分析模型

, c: _( R# }! d3 G8 j* L/ ?Not connected to network server. You arenot using any licenses@没有连接到网络服务器, 你没有使用任何软件许可证
4 t3 L+ ]" L/ m
Not connected to network server. You areusing one license@没有联接到网络服务器，你正在使用相应授权。
- k' l: S+ I7 s, S2 ^9 z
: w" L5 ^! w' k4 rNot Logic Connection@反向逻辑连接

Nothing to Redo@无操作可重做

; }& A8 V7 ?! G3 ?, Z* wNothing to Undo@无操作可撤销

- n9 ^$ D8 y- K9 |. i- zNothing to Undo (Ctrl+Z)@无操作可取消
! P1 S6 V: c8 C1 M) \
' O7 I3 |5 A8 Q3 X3 {8 L# rNSX@NSX
7 q. b: J' X7 [/ e
Number of backups to keep@保存备份的数目
7 ^+ m$ s- b" B
Number of copies@拷贝数量

# ]8 P/ W8 }; w' j' ?  A" P& Y+ ~5 vNumber of Plots Visible@可见图表数目
% |# z8 ?) j2 F- f
Number of versions to keep@保存版本的数目

5 F/ s- ~$ W. q9 z! L' y, FNumber Options@编号选项

Object Class Explorer@浏览对象分类
% x% ]% O$ G7 Y. m# K
( f% R* M7 W  Z' f6 f& q- X  mObject Kind@对象类型

Object Specific@对象特性

Object Type Checks@对象类型校验

Object's Electrical Hot Spot@对象电气热点定位

" h6 K% w0 P# e& C" r: ^Octagonal@八边形
# K! t7 j/ V) c3 m( X7 Z4 T( `4 y
6 e4 M( F, O  |$ }Octagons@八边形

/ C# g+ v" f& L. BODB Steps@ODB 调试

ODB++ Files@ODB++ 文件
# ?$ {' t) ^8 A0 I1 q. ^) q! i
, W# c: _, `% ^* |1 _' oODB++ Setup@ODB++设置
. v8 Q6 T( e: `: q
# v# Z2 I0 R% eOff Grid Pads@关闭网格焊盘
/ Z7 j1 T* x5 H4 E( ?; g
Off Sheet Connector@关闭图纸间连接器
# F/ e( a! C% _# }) J- N( `
Offset Component Reference@偏移元件参考
9 e3 e1 y: t: k4 E1 N1 T
* @4 A/ B$ k8 [7 }% uOn Demand@开启请求

OnBottom@在底层

0 L1 Y, F! T. T( M& s. {( y4 F% b  cOnline@在线
; n, S9 I. K# ^
Online DRC@在线DRC
3 r1 X1 B) {! a
Only show enabled mechanical Layers@仅显示使能的机械图层
0 {8 U+ J- h" i2 Z1 X3 T
/ ]/ m% U! e7 Y& @2 u3 iOnly show layers in layer stack@层堆栈中只显示信号层

. ?9 J+ {7 E% Q4 \$ GOnly show planes in layer stack@层堆栈中只显示内电层

1 c; a2 a9 I1 n: _: o+ DOnMechanical@在机械层

OnMultiLayer@在多层

% X) d# I8 B0 x/ BOnSignal@在信号层

OnSilkscreen@在丝印层

6 y) U  c, q: T+ W- x$ {OnTop@在顶层
( t" d) d, {2 ~, f, _* E. v
Open a document@打开一个文档

Open a project@打开一个项目
( v8 z) E4 z% }" `; s
- r, B- }5 A) m; j- m4 POpen a project or document@打开项目或文档

; l  L2 T& u1 _  M  ]) {Open Any Document@打开任何文档

% z# n0 _3 T6 f. |. {Open Any Document (Ctrl+N)@打开任何文档 (Ctrl+N)

Open Any Existing Document (Ctrl+O)@打开任何已经存在的文档 (Ctrl+O)

Open Collector@开集电极

Open Collector Pull Up@开集电极上拉电阻
/ I: k2 [5 z6 R8 |5 E- k1 [# |
Open Collector PullUp@开集电极上拉电阻

% {* H! J) O/ U4 |8 {3 F$ ZOpen Composite for editing@打开合成编辑

. r: |  m$ H8 C9 g0 COpen default primitive file@打开默认属性文件
9 f- x  `# L# J0 n- ?' _. g6 A6 v
# x* P! D% d! c+ x& T. AOpen Documents@打开文档

$ P5 ~6 i! R" B9 e( YOpen Emitter@开发射极

Open Emitter Pull Up@开发射极上拉电阻
9 h& b: F0 O2 h9 m1 o
- W( _4 A. `! o+ f9 |Open Emitter PullUp@开发射极上拉电阻
! G" `+ k- L5 Z! I
Open Existing Project@打开存在的项目

. S% C5 U8 Q/ h. n& R; a3 p: R4 bOpen Exported@打开输出文本
% [# j$ g& w4 ^  R. Z+ j
& {7 g% ^7 j, ~, i" T1 E$ zOpen FPGA Vendor PIN File@打开FPGA 厂商 PIN文件

Open IBIS File@打开IBIS文件

7 g& G( k7 V: KOpen In New Window@在新窗口打开

ExxNEN

Altium Designer 英汉菜单对应表

鲫鱼3525

看看

KLDMZ

辛苦了，谢谢!

aygc

谢谢，不知道哪个版本的