|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。在这) `0 {6 n1 x: g
种设计方法中,首先将对所有的高速数字信号建立起PCB板级的信号传输模型,然后通过8 a$ ?! C" d+ |2 `% Q$ v* Z0 i
对信号完整性的计算分析来寻找设计的解空间,最后在解空间的基础上来完成PCB板的设
0 z! m, K3 d& l7 i% p! F计和校验。6 q% Y5 m7 e9 P" E
随着集成电路输出开关速度提高以及PCB板密度增加,信号完整性已经成为高速数字
+ w7 N2 X8 q+ k" R0 t" e" W) ~PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高
" ~# ?2 _, ~/ w- z# a. Q" s! F速信号的布线等因素,都会引起信号完整性问题,导致系统工作不稳定,甚至完全不工5 E7 c# `+ W& T" z- a# \
作。
7 @/ H% [: c8 o1 M* X& @# m如何在PCB板的设计过程中充分考虑到信号完整性的因素,并采取有效的控制措施,9 v3 S; g. n( ~$ ]+ U
已经成为当今PCB设计业界中的-一个热门课题。基于信号完整性计算机分析的高速数字
. u$ U2 }- h& t" L' h. N; _+ IPCB板设计方法能有效地实现PCB设计的信号完整性。( f6 G. y+ [% x$ ?2 ~+ w! W3 h: P, V
1.信号完整性问题概述( k: c7 ~6 j8 X4 m) P8 o9 K
信-号完整性(SI)是指信号在电路中以正确的时序和电压作出响应的能力。如果电路中2 o2 L! `7 u) }8 |6 H7 i
信号能够以要求的时序、持续时间和电压幅度到达IC,则该电路具有较好的信号完整性。6 s5 a3 d8 C D3 Q: \! I
反之,当信号不能正常响应时,就出现了信号完整性问题。从广义上讲,信号完整性问题$ D+ t2 h. X/ S
主要表现为5个方面:延迟、反射、串扰、同步切换噪声(SSN)和电磁兼容性(EMI)。9 c8 Y/ ?& L6 N1 H9 p( j# z% d
延迟是指信号在PCB板的导线上以有限的速度传输,信号从发送端发出到达接收( ^0 A8 v& G& M0 e9 t
端,其间存在一个传输延迟。信号的延迟会对系统的时序产生影响,在高速数字系统中,! V. j( j- ?/ X7 @0 {
传输延迟主要取决于导线的长度和导线周围介质的介电常数。' V( `! H( O- r! B& M
另外,当PCB板上导线(高速数字系统中称为传输线)的特征阻抗与负载阻抗不匹配
1 Y; H! N K) ?5 g- x( i时,信号到达接收端后有- - 部分能量将沿着传输线反射回去,使信号波形发生畸变,甚至: x" y2 t, O7 S) J% g' v
出现信号的过冲和下冲。信号如果在传输线上来回反射,就会产生振铃和环绕振荡。
, U5 ^, B3 B+ A由于PCB板上的任何两个器件或导线之间都存在互容(nutual capacitance)和互感,当
. T* V: a, ]" {; Z y% f9 Z+ W一个器件或- -根导线上的信号发生变化时,其变化会通过互容和互感影响其它器件或导3 b' @8 _0 ?) H' R
线,即串扰。串扰的强度取决于器件及导线的几何尺寸和相互距离。
, M, |4 P# `, ?当PCB板上的众多数字信号同步进行切换时(如CPU的数据总线、地址总线等),由于$ _) O8 A# B! T/ Y( r
电源线和地线上存在阻抗,会产生同步切换噪声,在地线上还会出现地平面反弹噪声(简称0 g7 y. n9 {; B# r/ |/ o8 j T2 C
地弹)。SSN 和地弹的强度也取决于集成电路的I0特性、PCB板电源层和地平面层的阻抗
/ D- R; c; H3 ]) F% u以及高速器件在PCB板上的布局和布线方式。
6 C( \2 G& l+ m4 T, K' Q
( J9 e( o$ w( Z+ x# s. S4 A5 X" _8 d/ R3 H; ?/ s1 A6 j* Q7 w8 S
|
|