硬件工程师必须严谨对待的电气规则设置

ulppknot

$ d  ?! M* v6 b* q* T( x电气（Electrical）规则设置是设置电路板在布线时必须遵守的规则，包括安全距离、开路、短路方面的设置。这几个参数的设置会影响所设计PCB的生产成本、设计难度及设计的准确性，应严谨对待。
, t' o8 v2 I1 e, [1．安全距离（间距）规则设置
（1）在“Clearance”上单击鼠标右键，从弹出的菜单中选择“新规则...”选项，新建一个间距规则，如图10-10所示。系统将自动以当前设计规则为准，生成名为“Clearance_1”的新设计规则，不过可以对规则进行重命名，如图10-11所示。
（2）对网络适配范围进行选择，altium designer提供5种范围。
  r4 g6 O: V0 |/ O) i; l) e7 u① Different Nets Only：设置规则仅对不同网络起作用。
3 e: [, V  T1 F1 B8 j2 @' p② Same Nets Only：设置规则仅对相同网络起作用。
③ Any Net：设置规则对所有网络都起作用。
( d6 i, Q2 t# o3 g+ N④ Different Differential Pairs：设置规则对不同的差分对起作用。
" I, Z: Y8 d% T# m- j) v3 C1 y⑤ Same Differential Pairs：设置规则对相同的差分对起作用。
# I, x. w7 |) F* N
) j$ \; g& ?) k& z: n
3 U3 `/ ^6 W( H. m: J5 t1 x3 Y图10-10  规则的新建


图10-11  规则设置界面
（3）在“约束”选项区域中的“最小间距”文本框里输入需要设置的参数值，这个参数值就是需要设置的间距参数。
5 H2 b7 T: x* q% ]8 h" F# ]- {0 U（4）“忽略同一封装内的焊盘间距”指对于封装本身的间距不计算到设计的规则当中。这是为什么呢？因为如图10-12所示，我们创建的封装因为Pitch间距比较小，焊盘和焊盘之间的间距是5.905mil，如果设计规则为6mil的话，按理这个封装是不满足设计规则的，但是因为封装规格就是如此，我们就不想这个封装自身进行报错提示，这时可以勾选这个选项，就不会再进行报错提示了。
  N- m4 Y( d0 T9 \2 g, a( S

% r1 p) Z( C+ h, X0 h( ?( d# s8 F图10-12  忽略元件封装本身的间距报错
（5）Altium Designer 19提供“简单”和“高级”两种对象与对象的间距设置，不再像低版本那样对每一个对象与对象的间距设置规则进行叠加。
① 简单：这个选项主要是pcb设计当中最常用规则之间的对象配对。例如，想设置Via和Via之间的间距为5mil，只需要在十字交叉处更改自己想用的数据即可；又如，想设置Via和Track之间的间距为6mil，同样在十字交叉处更改自己想用的数据即可，如图10-13所示。“简单”规则提供常用的对象规则，“简单”规则对象释义如表10-1所示。

6 o/ l5 `# \7 Y5 Z- d
图10-13 “简单”规则设置
表10-1 “简单”规则对象释义
) J2 v8 ~% H1 t: i* z

对    象	释    义 5 R4 p2 i* W# n% N9 _) L	对    象 8 c8 \6 ~  }" T- M- z4 ^! b# r	释    义 / M& r( Q" }! ~! F% P
Track	走线 : i0 m2 F% b) X, l' X# o	SMD Pad # o+ D+ X* A% v. i8 e# W' _: ^	表贴焊盘 . F4 h0 ?7 ~& Y% i5 X
TH Pad	通孔焊盘 " m( A4 a/ }' k' l	Via - ^$ L& L0 c: B7 Y- i	过孔 ( \- @8 j" F( r1 @  r
Copper . P1 x: M. G- w7 t	铜皮 ( K# `5 A" h" h! D	Text	文字
Hole & Y8 P2 p* E2 A/ S7 m	钻孔

- o8 ^$ a) w% Q4 t" L! @) ?② 高级：和“简单”规则基本相同，只是增加了更多的对象选择，如表10-2所示。
表10-2 “高级”规则对象释义
3 s; W5 @; G% Y/ r/ e

对    象 4 P* d* m9 Q8 B2 K	释    义 9 M2 {+ c& X  [; a	对    象	释    义
Arc 1 `' C: j2 ]" n6 _7 X	圆弧	Fill 6 E+ q4 }* i. N2 y( V* P- Y	填充
Poly 5 ?6 ]# {/ a2 V+ c6 W5 t$ Y  Z! J	铺铜 7 m4 z' m9 D9 ]6 v	Region	区域
		) l! `& c* ]# b5 S! N

; D+ K- m3 ]$ o; ?/ x# b
  h" @. X/ |; {  v/ u1 a（1）个人经验理解是Copper=Polygon+Region+Fill。
5 Q2 j* x2 R- _. ]' ~: U（2）板框和电气对象之间的间距怎么设置？它是由Region to Object及Board Outline Clearance规则设置中最大值决定的。
（3）常用对象推荐间距设置如表10-3所示。
$ W, c9 |0 ]2 C- |, r( O* T1 @* `
5 C& F! m8 u/ C7 U: Z表10-3  常用对象推荐间距设置

	All	Via 5 n2 \) X4 K- d	Copper . Q$ l: i3 L* h3 j+ G- g+ q$ C' Y2 q	Track , P9 l; n( y( p& D8 L$ W
All	5mil	／ % F% P. \  C6 j7 m% e; `2 u  d	／ / P* U+ i. A9 e7 A4 y	／ 6 ~1 V! O7 D! P9 ~& J7 h' T
Via 4 i; `0 a; P$ ]- X	／ 8 r: d/ _0 `/ f) k	5mil 2 U. P, E* |$ u: R) a& O: R	5mil	5mil ' b, M3 q% @' X* \
Copper	／ 1 Y% d' N1 y7 s	5mil	10mil	6mil ! r. m& R  G9 n4 O
Track	／ 1 o6 I- \! {, n$ r6 t8 {* P5 v	5mil * I+ j2 }& o- n7 b/ S5 R/ ^' s	6mil   s$ k8 F0 k8 t; e% r1 m5 w	／ ' ~+ B; D3 r2 G! @" w' @6 N5 y1 F

5 a0 P( ~2 r8 h; e（6）Altium Designer 19也提供类似低版本那样的多个间距规则叠加的方法设置，通过选择第一个适配对象和第二个适配对象来筛选规则应用对象和范围。
! e0 ]9 {# p  f1 K( ?1 }0 L① Where The First Object Matches：选择规则第一个适配对象。
l  All：针对所有对象。
l  Net：针对单个网络。
l  Net Class：针对所设置的网络类。
l  Net and Layer：针对网络与层。
  i* w" C0 {+ w- Q8 K( Jl  Custom Query：自定义适配项。
. ?+ ?2 |& K/ J. x) B' c! Y② Where The Second Object Matches：选择规则第二个适配对象，与第一个适配对象勾选对象的筛选，即完成规则定义的范围。
下面通过几个例子来说明。
A．过孔与走线的间距规则设置
' Q* S2 H! F3 M! d1 m1 H8 z（a）如图10-14所示，在“Where The First Object Matches”栏中，单击“Custom Query”。


图10-14  自定义选择对象
（b）再单击“查询构建器......”，在弹出的复选框中选择“Object Kind is”。
（c）在弹出的复选框中选择对象“Via”，这时可以看到自定义对象出现一个代码“IsVia”。
（d）在“Where The Second Object Matches”栏中，进行同样操作选择规则对象“IsTrack”。
（e）在“约束”选项区域中的“最小间距”文本框里输入需要设置的参数值，如5mil。
后期如果对规则代码比较熟悉了，可以在“Custom Query”窗口中直接输入相关规则代码，在输入过程中，一般会提示，直接选择即可，如图10-15所示。


  b9 ]* r3 k+ V图10-15  过孔与走线的间距规则设置
+ I: M. T  ?1 J; QB．走线与焊盘的间距规则设置
参考上述方法，可以设置走线与焊盘的间距规则，如图10-16所示。
C．铜皮与所有对象的间距规则设置
2 z$ T+ g' \' }+ K! m参考上述方法，可以设置铜皮与所有对象的间距规则，如图10-17所示。值得注意的是，对应铜皮前缀不再是“Is”而是“In”，在选择时注意代码的变化。
  
                
       图10-16  走线与焊盘的间距规则设置           图10-17  铜皮与所有对象的间距规则设置
2 |% `  Q& V" p* K1 y2 g" ]2 E  E( ~规则设置好之后，可以对所创建的规则进行命名，方便对规则的识别读取，如图10-18所示。

+ Y% i7 x( l7 x( b2 U# n! J5 h2．规则的使能及优先级设置
​1）规则的使能设置
6 Y* Q7 _$ D3 \' C% X规则设计好之后，需要对规则进行使能，否则设计的规则不会起作用。具体设计当中很多网友反馈自己明明设计好了规则，但是就是不起作用，一般就是这种问题引起的。如图10-19所示，勾选“使能”选项以便启用设计的规则。
                  
8 ?5 C7 t% K, M) u' V                 图10-18  规则的命名                    图10-19  规则的使能设置
/ v8 M0 ^$ B  |2 q2）规则的优先级设置
+ d6 w- X5 E" K如果利用了规则叠加的方法进行规则设置，因为考虑到有些对象是包含与被包含的关系，需要设置规则的优先级来进行适配对象的区分。比如“All”，这个代码是包含“IsTrack”“IsVia”等对象的，假如设置了“IsTrack-All”的间距为6mil，“All-All”的间距为5mil，这时必须把“IsTrack-All”间距规则放在“All-All”的前面，否则系统无法识别。
) I$ e: V7 s* v1 {+ g" `( Z单击规则设置界面中的“优先级”按钮，进入“编辑规则优先级”窗口，如图10-20所示，可以通过“增加优先级”和“降低优先级”按钮来进行优先级的调整。优先的规则，其前面的“优先级”序号必须更小。
: f  S: h# Q! F9 R/ _
' q2 a! `, ]8 Z' `
图10-20 “编辑规则优先级”窗口
9 ^8 F8 z. x6 `) w- c  c
: B- ]6 O9 j7 P0 F: k3．短路规则设置
在电路设计中，是不允许出现短路的板卡的，因为短路就意味着有可能所设计的电路板会报废。所以，一般设计当中，不要去勾选“允许短路”选项，如图10-21所示。
7 l7 W9 S. q1 H5 Z1 X
, m7 U! m4 H& F! P4 ~4．开路规则设置
) q7 \9 M1 @! S5 I' j$ D8 {和短路规则一样，也不允许开路的存在。对于这个开路规则的选项，适配“All”，对所有的选项都不允许开路的存在。勾选“检查不完全连接”选项，对连接不完善或者说“接触不良”的线段进行开路检查，如图10-22所示。
1 ~, u- x2 h$ D, u
                  
+ \! g5 Y. G% r, W  b* S0 d- H
3 q/ S1 j7 A6 X: s0 @            图10-21  短路规则设置                                               图10-22  开路规则设置
  Y  m1 l" Y, Y  a9 K9 _% G  D

yin123

硬件工程师必须严谨对待的电气规则设置