atca架构高速交换设备信号完整性应用研究

keep

摘要
7 |1 b2 H) ^3 Q- g0 d随着电子技术的飞速发展，集成电路的数据速率和时钟速率不断提高，信号
/ N' J, r+ u5 E% o/ [. y3 B6 _* Z8 M边沿速度也越来越高，与此同时，元器件的复杂度也在不断增加，PCB已经成为
了高性能的系统结构模块。一系列信号完整性问题，如反射、串扰、过冲、下冲、
* p4 P7 d% {* {+ Y' k振铃等，不断凸显出来，如果处理不当，就会导致整个设计的失败，所以信号完
, J% I6 ~' X2 E6 X/ o整性问题已经成为一一个设计能否成功的重要因素之--。传统的PCB设计方法已经
无法满足设计需求。因此，在高速电路PCB设计过程中，通过仿真尽量减小或消
除因信号完整性问题带来的影响已经成为必然。
本论文基于麦克斯韦电磁场理论、传输线理论和阻抗理论，对反射、串扰等
. f8 P" [; w, u" L) a; l信号完整性问题进行了深入研究，给出了相应的解决方法。在此基础上，以某高
" J' m+ z& C% j: c: W; N, J速交换设备为例，对其进行了信号完整性设计分析。通过搭建仿真环境，介绍仿
真软件和模型，给出信号完整性仿真的基本流程。在cadence PCB SI软件环境下，
对关键网络MAC、 PHY网络信号等进行反射、串扰仿真分析，归纳出抑制信
号完整性问题的布局、布线约束规则，根据规则完成PCB设计并进行仿真验证，
! v3 O1 s9 C# V2 P$ I0 g确保在设计阶段减小或消除信号完整性问题，达到良好的设计效果，进一步证明
. g1 O" _+ ~& G0 W5 b了高速电路信号完整性应用研究的重要性。
" e8 W9 Q+ f1 V% o* L" X5 k1 g本文针对千兆网交换子系统提出了一套完整的PCB设计规则，使某高速交换
设备信号完整性问题出现的概率大大降低，设备能够实现1000M接口自适应和16
0 N; {9 K* b4 `/ _* F路千兆网口无阻塞交换。设备在网络测试中表现良好，掉包率低，经过眼图比对
: i. E' R$ i$ N3 Z# ~可以看出，按照此规则设计出来的系统，抗噪声能力良好，过门限失真较小，满
9 i& a# n# u# U3 s1 d足设计需求。
# o9 G4 Q2 g  |" r* B2 t0 z本文归纳了千兆网交换子系统信号完整性设计流程，为规范我所高速电路设
计打下了基础，为高速产品可靠性地提升铺平了道路，具有十分重要的意义。
. o9 g: T; F$ h* z2 U关键词:高速电路，信号完整性，反射，串扰，仿真.
" l3 W* ?5 D# ~' H

游客，如果您要查看本帖隐藏内容请回复

7 _. S: N+ m$ h: _+ E) r; D9 C
+ k: ?- G0 O1 `

道法自然

随着电子技术的飞速发展，集成电路的数据速率和时钟速率不断提高，信号 边沿速度也越来越高，与此同时，元器件的复杂度也在不断增加，PCB已经成为/ ^4 t# x% _! }' { 了高性能的系统结构模块。一系列信号完整性问题，如反射、串扰、过冲、下冲、 振铃等，不断凸显出来，如果处理不当，就会导致整个设计的失败，所以信号完 整性问题已经成为一一个设计能否成功的重要因素之--。传统的PCB设计方法已经 无法满足设计需求。因此，在高速电路PCB设计过程中，通过仿真尽量减小或消 除因信号完整性问题带来的影响已经成为必然。

gu_xy3175

谢谢分享，学习下

DHB

学习下。。。
+ \- g! b' K1 y- ?7 r6 }
) n: R4 Z+ B' b4 v, F