编译不了？？？

zwppmboy

LIBRARY IEEE;
USE  IEEE.STD_LOGIC_1164.ALL;
4 {  b% |4 n" f# V7 hENTITY  tri_s  IS
  PORT( enable : IN STD_LOGIC;
0 N0 P* o- \& `( N9 F2 y     datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
     dataout: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
END     tri_s;
% a+ s, u$ W3 D# [, N* ~ARCHITECTURE  bhv OF tri_s IS
8 K9 A: D: S8 `3 }BEGIN
PROCESS(enable,datain)
       BEGIN
3 _$ T8 D) v% }: k/ n6 |       IF enable ='1' THEN dataout <= datain;
" Q4 D/ g! Y: P          else dataout <= "ZZZZZZZ"; END IF;
9 N) D% G6 G$ y* R. \: B1 e  o8 _END    PROCESS;
END    bhv;
3 x: i3 Z+ N% z  J/ ]
& c+ b: w, u; ?编译提示：
Error: Top-level design entity "div" is undefined
8 f% n# x. `: S" `1 O
, K9 o+ K; q* e6 V8 l* C% b6 ~是什么原因，求救！！！！！！