编译不了？？？

[复制链接]

zwppmboy

该用户从未签到

电梯直达

1^#

发表于 2010-3-9 20:18 | 只看该作者回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

LIBRARY IEEE;
USE  IEEE.STD_LOGIC_1164.ALL;
ENTITY  tri_s  IS
  PORT( enable : IN STD_LOGIC;
   datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
   dataout: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
END    tri_s;
ARCHITECTURE  bhv OF tri_s IS
BEGIN
PROCESS(enable,datain)
   BEGIN
   IF enable ='1' THEN dataout <= datain;
      else dataout <= "ZZZZZZZ"; END IF;
END PROCESS;
END bhv;

编译提示：
Error: Top-level design entity "div" is undefined

是什么原因，求救！！！！！！