PCIe及PCB设计要求

uperrua

一、PCIe基本知识

+ D. }) |. l7 W( E1、PCI-Express(peripheral component interconnect express):
是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，简写PCIe。
# J! h* A2 `! i1 y" P; y
1 L  V0 z! N5 l3 P0 J' F$ c3 A( y' t2、AC耦合电容:高速差分信号电气规范要求PCIe发送端串联一个电容，进行耦合。
' Z! S9 [6 u5 {( X% j5 q# |# S' r8 q
* y# M" f& J( u; a; V" ?3、链路类型与差分信号数量：
+ T. x2 v# y* N1 f, b

• X1：1对时钟差分信号，1对收发差分信号，单面pin数18pin
• X2：2对时钟差分信号，2对收发差分信号
• X4：4对时钟差分信号，4对收发差分信号，单面pin数32pin
• X8：8对时钟差分信号，8对收发差分信号，单面pin数49pin
• X12：12对时钟差分信号，12对收发差分信号
• X16：16对时钟差分信号，16对收发差分信号，单面pin数82pin
• X32：32对时钟差分信号，32对收发差分信号
  

; t) v6 {7 J  F# d4、总线规范版本：1.x，2.x，3.0
  u1 M# }& c' v  ~
# B0 T2 U" f0 S/ v- m3 s. k5、总线链路上的峰值带宽：GT=2*总线频率*数据位宽
) h4 `6 H1 x9 a' Y; V- V! u4 t$ {
# V# A+ u" C( K6、PCIe电源类型
) r7 t7 f6 I) r. Z) T

• 12V：为PCIe设备（如显卡）提供更大的供电能力
• +3.3Vcc：PCIe的主要逻辑模块使用
• +3.3Vaux：与电源管理相关的逻辑使用。一些特殊寄存器也使用。优点在于即使+3.3Vcc被移除，与电源管理相关的逻辑状态和寄存器的内容不会发生改变。
  - W! c- z" d; Z4 x) G

4 e* G8 d7 C* x  w+ s7 f2 H# `, l
7、PCIe的辅助信号
) f( @3 [* v4 [" c. h

• 必须有的信号：REFCLK-/REFCLK+差分信号，PERST复位信号，WAKE#唤醒请求信号，PRSNT1#/PRSNT2#与PCIe热插拔相关的信号
• 可有可无的扩展信号：SMCLK,SMDAT,JTAG(TRST#,TCK,TDI,TDO,TMS)
  / c7 v: ~+ H  e7 [

1 C6 L- h/ `; q# h. }$ |. G7 w
二、PCIe金手指的设计要求

; @6 R1 n1 C4 R1、板厚要求
1.6mm板厚一般最多做到14层；大于14层时，板厚会增加，要做阶梯槽，保证金手指部分1.6mm板厚。
0 _! I9 D" k  }! G2 {* l3 b5 U* C
! }7 I) M. Y- M- S# [# N4 o2、组装要求
+ K9 G) K" T+ }  r8 B/ T金手指开窗，不需要焊接，不用做钢网
! A* E. R7 c- s7 I9 C" B
3、金手指下方平面要求
3 {! o# E+ @7 v- |- e% y, m金手指下方铜皮挖空（pullback），金手指区域不要走其他高速信号
( R) N! v6 a9 l" J
4、走线和打孔要求
原则上PCIe金手指出线沿着pin走1mm之后再打孔（避免太近，多次插拔孔受损引起短路）

5、电源处理要求
( w0 b# s9 F+ D7 y一般正常使用的整板的12V，3.3V电源是从金手指进来的，但也有可能从另外的电源插座来的。12V，3.3V电源定义在金手指凹槽的左侧，对于有电源引脚的铜皮过孔一定要根据整板功耗给与足够的宽度和数量，建议局部覆铜打过孔处理。
. |: [/ R, \5 S
$ J  C% ~) W. N6、耦合电容的要求
( x# A! i/ T: I

• 收发信号和时钟信号一般会有个耦合电容，容值0.1uF和100nF。串联耦合电容靠近金手指放置，但电容焊盘到金手指板边距离要大于400mil（1cm），避免插拔损坏元件。
• PCIE需要在发射端和接收端之间交流耦合，差分对的两个交流耦合电容必须有相同的封装尺寸，位置要对称。
  3 g) C# g5 ^7 u9 Y  P# W4 b3 p& `( P

2 [% w$ |, j% E. X( [- N6 m' n
" s( b" Y1 R# ^7、差分信号的阻抗和布线要求

• 差分信号为RX/TX/REFCLK，具体有多少对差分信号要看金手指型号。
• 阻抗要求，差分100Ω（有的是85Ω），单端50Ω。为提高传输速率，减少打孔和stub，差分线尽量走顶底层；如果不能走顶底层，也可以走内层，但一定要以地平面为参考，且不能跨分割区。
• 两组收、发信号之间保证20mil以上间距；收、发信号要分层走；如果不能分层走，收、发信号之间至少保证30mil间距
• 差分对内走线长度控制在5mil以内，2条走线的每一部分都要求长度匹配。差分对之间不用等长。
• PCIe的PERP/N，PETP/N，PECKP/N是三组差分对线，注意保护（差分对之间的距离、差分对和所有非PCIE信号的距离是20MIL，以减少有害串扰的影响和EMI的影响。芯片及PCIE信号线反面避免高频信号线，最好全GND）。
• 当PCIE信号对走线换层时，应在靠近信号对过孔处放置地信号过孔，每对信号建议置1到3个地信号过孔。PCIe差分对采用25/14的过孔，并且两个过孔必须放置的相互对称。
• SCL等信号线不能穿越PCIe主芯片。
  ; ~3 G2 Q2 i" U3 h( ]: W

sunnypang

:victory:学习学习学习了

huastudiest

PCIe金手指的设计要求，学习了。谢谢分享!

annie1009

谢谢分享！

annie1009

很谢谢分享

rongroketorl

学习了，谢谢分享！

timik01

谢谢分享  

unisers

PCIe金手指如何设计，看看这个就够了。谢谢分享！

anguchou

:):)

候天怡123

真是学习到了，您写的内容正是我需要的，简单明了