|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
基于protel DXP的信号完整性分析# t0 m S& Y. e- x4 S1 G! F; K! S
1引言
" _& c- Y0 q7 ~. i% i信号完整性(SignalIntegity),是指信号沿导线传输后
- f( W3 W1 l1 x. s: M% i的质量。随着高速电路的发展信号完整性问题变得越来越
8 h) `3 S. h. ^5 q$ t/ t' l$ S突出,高速电路中,导线已经成为具有分布参数的传输线,
J3 [- z& t. M: D/ Z4 O信号在传输线中传输时会出现诸如过冲(overshoot)、欠冲
, j9 x( }6 |) T% e(undershoot)、振荡(ringing)、反射(eflection)串扰(cssalk)、
% Z1 f' \- P A" Y- J* [地平面反弹噪声(groundbounce)与同时开关噪声(SSN)等信
2 i; H; F( N% M' v2 x8 I S( j号完整性问题,尤其是在低电压高速系统中,信号完整性问
7 `# Q) ]' ^' A- i' ~题的存在,常常会引起电路的误动作,导致设备不能正常工
. f/ f" M% F3 |作。为了保证信号在传输后仍保持其正确的时序和电压,同
+ j. r/ ]8 x+ C, q f时又能满足电路建立时间和保持时间的要求,必须解决好
1 c# y, s3 Z' g信号完整性问题。
- f& U2 a0 b9 {2 c1.1信号完整性的起因0 Y! }& n# w* p1 q- G/ ^: V. \
产生信号完整性问题的原因很多,- -般来说总结为以
6 S7 ~9 J6 X: F6 {' ^$ U下几点。
" U4 H1 I$ K2 O; Z首先是高速、高密度芯片的大量使用。- .般来说,在数1 t: m# `; ~; p/ d0 S) s
字电路中,如果信号上升时间Tr小于4倍传输延迟时间
+ L h+ F( ?5 i9 g0 STpd,就会产生信号完整性问题;对于高密度芯片,当大量信2 S! a2 r% T5 }! H7 O' M
号同步切换时,会在电路板的地平面上产生较大的地弹噪6 v, j# h* e X% W. c
声和同步开关噪声。$ Z7 [) d3 B/ w+ X/ g3 G
其次,随着电路面积的减小,线间距减小,加剧了信号
9 o7 a! t5 X; R9 C4 u6 p4 u) v
& j8 _2 e/ z' p6 E) M) a" `6 Z3 x. ]
: E6 ~& b% k7 r+ p( `. w
|
|