|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于protel DXP的信号完整性分析
. y/ k! T+ [4 B2 U1引言- y9 t( |- D0 K5 j& K8 S
信号完整性(SignalIntegity),是指信号沿导线传输后
+ |3 A+ z3 Z" m) Q6 t! g0 ?的质量。随着高速电路的发展信号完整性问题变得越来越( ?" U* }- X' R1 k: p' l
突出,高速电路中,导线已经成为具有分布参数的传输线,, k( b2 @% _ p) o8 K
信号在传输线中传输时会出现诸如过冲(overshoot)、欠冲
4 E' R! y, ^/ l9 W' p(undershoot)、振荡(ringing)、反射(eflection)串扰(cssalk)、
. r# Q& E, h8 d' M' n地平面反弹噪声(groundbounce)与同时开关噪声(SSN)等信! i* L& n8 o- V; M; `2 E/ D6 x( P
号完整性问题,尤其是在低电压高速系统中,信号完整性问6 [) S& l: E5 @% u' P" t8 t
题的存在，常常会引起电路的误动作,导致设备不能正常工+ U0 ]% Z3 y. w$ y6 V0 g7 R
作。为了保证信号在传输后仍保持其正确的时序和电压,同
' g( H2 X* R A' V. F. C/ W时又能满足电路建立时间和保持时间的要求，必须解决好8 |# n+ U# m) x+ U3 x
信号完整性问题。3 v) E' E+ }) Z3 O- e" _
1.1信号完整性的起因# U( |3 u+ s# C; |+ H" r# {
产生信号完整性问题的原因很多，- -般来说总结为以
! {; U2 [ Z, L2 u' J7 H8 U6 B; E下几点。; |4 R5 ~$ v& M, d6 ^
首先是高速、高密度芯片的大量使用。- .般来说,在数4 v; J( [$ k6 e" I9 [
字电路中，如果信号上升时间Tr小于4倍传输延迟时间2 H2 C' c; O& Q" ~& l) o. m: S
Tpd,就会产生信号完整性问题;对于高密度芯片,当大量信/ m) V* D6 c- z( k
号同步切换时，会在电路板的地平面上产生较大的地弹噪
% ?$ Y, E* O/ w2 i: t' k声和同步开关噪声。
s$ Z( a5 \% y E其次,随着电路面积的减小，线间距减小,加剧了信号
- f+ b5 p9 O; h# a
6 ]5 K G6 N2 C; z9 L0 H
8 M- _# j0 [5 p3 a
7 o: X' |, V( G6 } |
|
/1 
发表于 2020-3-4 09:07
收藏
淘帖
支持！
反对！