PowerSI自动去除小尺寸的过孔怎么解决？

qhpts

请问各位专家，用PowerSI直接打开mcm的封装设计文件，进行S参数仿真，仿真结果显示S21<-50dB，保存时有以下警告：
, S6 m7 t/ y* ]% N5 F/ u; KWARNING [Open Net]: Net PCIE_AVDD contains two or more disconnected sections.
WARNING [Open Net]: Net PCIE_PHY_TX1_P contains two or more disconnected sections.
WARNING [Open Net]: Net PCIE_PHY_TX1_M contains two or more disconnected sections.
WARNING [Open Net]: Net VSS contains two or more disconnected sections.
打开3D视图，Top层到第二层的所有via都没有了，见图片
. I/ t1 U: ]$ U应该打开设计文件时，PowerSI直接把小尺寸的via忽略了，该怎么设置让软件保留呢？

dzkcool

打开以后是不是没设置过孔参数啊？

qhpts

dzkcool 发表于 2020-03-01 11:10:58
打开以后是不是没设置过孔参数啊？

7 C$ f6 R! h$ }4 O* g是的，没有设置过

' b8 ?! W: O) L; Y& v* W

qhpts

dzkcool 发表于 2020-3-1 11:10
! v7 K5 o' g, m  J+ ?1 j打开以后是不是没设置过孔参数啊？

你说的是下图中的设置吗？已经进行了设置，还是会把via忽略。这个设置不能在打开文件前进行设置，是不是一打开就已经把via简化掉了？
6 C9 w7 U) @* }2 ^7 y) K* ~' |; k