|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
情况是这样:
; v9 d( i, Y& l 1\ 我的文件是pads2007的,导出ASC,然后导入到2005里面打开.
$ }/ u. z9 C9 u) |0 Q2\ (注意:文件在2007里面是完全做好了的),; ]9 r' I" n) v7 k2 O( L
3\ 在2005里面再次通过灌铜,检查安全间距是没有问题,可是在检查连通性的时候出现很多错误.错误地点就在屏蔽罩上的那些地孔上. 通过查看过孔属性发现里面stitching项已经打上勾了,
6 L9 s5 G( t8 o/ x& G; u; M
& v( A1 V2 z2 J9 o& S- j3 u3 E
! |# c$ D# P/ s" @$ Z' N. s' a3 d! \: u( N! d
3\ 后来取消这个勾后,不用灌铜,连通检查没有错误,这是为什么呢
- q. u2 u$ I4 Z: F' y
3 n: V O8 T* R问题:5 M; k0 c( J2 W( R
1\stitching设置是缝合孔,到底有什么实际性的作用,跟不勾选有什么区别呢
1 H0 e4 f) r; l 0 b2 e5 S; P& {( V. N7 {
/ ?0 O& ]: o# c3 U, M& |4 A
2\ 为了使连通性检查不出错,一个个把它们改过来真是麻烦,有什么好的方法?
' V1 `1 r3 z. J7 M6 [, V
! Z- }* S6 s5 f" C 2 U/ s ]9 o5 M/ H, a5 g! { ]
3\我在filte过虑器里面只选VIA却选不上它们,难道它们不是过孔了吗?
2 o1 P& j# `. [+ W+ u $ P- |8 {+ W: f. U0 \( E
9 D: f, |' V% }. x4\从2007到2005这些孔怎么就加上勾了呢,其他的信号线过孔怎么没有报连通性错误呢?- t" {# U4 e! l& g6 E# O
1 {$ l, [3 n M; d1 H$ ~: y0 n
7 d' H. u% x& r# _- g' k# G! R9 ?/ U* J
5\怎么避免这种情况呢,以前怎么没有碰到..
7 z' s" I( }4 h8 \# V( ?, u; G" s
4 K( H7 l* v6 x# y6\有没有关于这stitching的资料,让我也见识一下..谢谢了/... |
|