|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
情况是这样:
, F& F }. F1 e& r8 ~ 1\ 我的文件是pads2007的,导出ASC,然后导入到2005里面打开." a" N- k1 d* G# b2 J, _
2\ (注意:文件在2007里面是完全做好了的),
3 y4 n" }1 n6 F4 _, M( B3\ 在2005里面再次通过灌铜,检查安全间距是没有问题,可是在检查连通性的时候出现很多错误.错误地点就在屏蔽罩上的那些地孔上. 通过查看过孔属性发现里面stitching项已经打上勾了,/ U h2 N5 d5 Q, s3 a. X& c) Q
' X$ V! i3 u* ]2 S
. U+ a6 h+ B; p4 \: X
7 U2 C& W4 N# U0 j' _3\ 后来取消这个勾后,不用灌铜,连通检查没有错误,这是为什么呢
( `4 h9 T2 q8 S& [$ z1 K
- O- l$ p Y e+ C1 w! F$ \ m问题:1 Y7 a+ B! X5 \9 Z0 t7 u
1\stitching设置是缝合孔,到底有什么实际性的作用,跟不勾选有什么区别呢
9 t! J1 J7 f' g
- |/ o, l7 }& W1 r8 P
) M. n. A. b$ Q! h) E( T9 B2\ 为了使连通性检查不出错,一个个把它们改过来真是麻烦,有什么好的方法?
' I2 t2 i. P( h/ Q) ?
/ W4 f0 M1 P( K9 L9 t9 m / L8 W) O+ b. L6 t( v
3\我在filte过虑器里面只选VIA却选不上它们,难道它们不是过孔了吗?, A& A; [3 {6 b
* t0 B/ k! Q7 | [7 t
b& Q2 l; H- m, e# G0 N4\从2007到2005这些孔怎么就加上勾了呢,其他的信号线过孔怎么没有报连通性错误呢?
2 y4 ^3 X# N) L; T4 W
# v* j5 ]% D" e* V
4 f% [! {; s! V! N* t2 _5\怎么避免这种情况呢,以前怎么没有碰到..
4 }& C7 j6 R8 P ( C/ {8 ?/ V* I2 W. v4 s
6\有没有关于这stitching的资料,让我也见识一下..谢谢了/... |
|