麻烦大了，请关注！

braveboys

如果项目不是很复杂，那还是换回去把
, w7 n. {; `% ?8 a我自己也是，原来用2005的，后来想拿2007作一个新的项目，作是作完了，但是还是比预想的慢了一半时间

plokij

替楼主谢谢tmlee

llpcbpcb

你的nets有設置繞在特定layer的要求

shqwzhw

回复 12# tmlee
1 H$ |, W0 g4 Y# y

1 ^* J' P1 a+ N8 w( K* a    你的版本好高呀

sgye

. Z: i1 ?4 q7 ]; L; j2 G
' q+ r& a8 c8 k) Z) k谢谢tmlee ！谢谢以上朋友们，今天终于把项目做完，刚发出去做板。
7 e* g1 n/ o4 x& L
) T% w8 v2 ?* @" Q除了以上走线外，接下来的敷铜（当然包括分割了），产生丝印，输出Gerber都是很考验人的技术，我是一边骂一边完成的，差不多可以说这项目是骂出来的。
" _3 M0 R8 B9 R! f. [
# h5 n8 @/ f9 r+ u) q; \& w& F* P闲话少说，上图和大家分享一下：
( h  x1 u1 p; y) z# P/ a# V) o& f
2 h2 _' p0 l- t% c' B! u0 {

sgye

接下来就是一一解决遇到的问题了，唉，有个高手指点一下能省多少功夫啊！！！

tmlee

恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？

sgye

恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？
tmlee 发表于 2010-1-16 16:11

老家，广东的，现在人在深圳

dingyeyun

参考以下几点解决：
- n2 P/ ~$ E2 j% U- X& o! o9 D1；Editor Control > Routes Tab-Route Settings：Allow One Additional Via per SMD Pin  此处勾选
- E) U' |6 L0 T. U: c: H6 x* Z2；Editor Control > Routes Tab-Route Settings：Use Place Outlines as Via Obstructs    此处不勾选
3；Editor Control > Pad Entry-Allow Vias Under Pads  此处都勾选（每种焊盘皆需要勾选）
4；Editor Control >走线时 Grids 全部设置为0试试。
. u6 p: Y& o6 F4 z. ]8 y- c5；Setup > Net Properties or Design Capture > Tools > Net Properties暂时清除卸载所有规则
6；Net Classes and Clearances > Nets Tab暂时清除卸载所有规则

jiangchun9981

LZ这个使用“CTRL-E”取消“prevent loop”选项即可。
  [( W% m+ N. H$ o9 o+ L' G这个选项是防止你的连线“环回”用的。一般在模拟电路里是不允许电路环回的。数字电路刚好相反！
取消后就能随意按自己的需要顺序连线了。

fyz2324

6666