麻烦大了，请关注！

braveboys

如果项目不是很复杂，那还是换回去把
3 x: L; X& }) l) i9 B& }我自己也是，原来用2005的，后来想拿2007作一个新的项目，作是作完了，但是还是比预想的慢了一半时间

plokij

替楼主谢谢tmlee

llpcbpcb

你的nets有設置繞在特定layer的要求

shqwzhw

回复 12# tmlee
8 ~* I& a* d- v0 \& i! L
! F: J4 |) {8 p% d( T5 L' j
. _+ _$ ?3 F6 I) ~    你的版本好高呀

sgye

. L% P9 }* F9 X
# _7 T) F/ d$ C% f8 P  Q谢谢tmlee ！谢谢以上朋友们，今天终于把项目做完，刚发出去做板。
; B9 k6 W  Q- k/ i7 N+ M7 F0 L) ^; D
0 @' `3 ^, V8 y0 n' }. R7 K除了以上走线外，接下来的敷铜（当然包括分割了），产生丝印，输出Gerber都是很考验人的技术，我是一边骂一边完成的，差不多可以说这项目是骂出来的。
7 Q. G+ m4 z5 v7 I
闲话少说，上图和大家分享一下：
" }( ?4 M0 H" z; i2 M

sgye

接下来就是一一解决遇到的问题了，唉，有个高手指点一下能省多少功夫啊！！！

tmlee

恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？

sgye

恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？
! H3 g3 D+ A# A0 gtmlee 发表于 2010-1-16 16:11

: s9 K0 W4 C# K3 C0 k老家，广东的，现在人在深圳

dingyeyun

参考以下几点解决：
( |9 h# G/ r0 [# ~; A1；Editor Control > Routes Tab-Route Settings：Allow One Additional Via per SMD Pin  此处勾选
' {/ h$ X# z- `2；Editor Control > Routes Tab-Route Settings：Use Place Outlines as Via Obstructs    此处不勾选
3；Editor Control > Pad Entry-Allow Vias Under Pads  此处都勾选（每种焊盘皆需要勾选）
4 ]% R" b0 Z8 C: e# V9 ?4；Editor Control >走线时 Grids 全部设置为0试试。
9 @3 o0 q! s5 v+ p# e$ H9 A5；Setup > Net Properties or Design Capture > Tools > Net Properties暂时清除卸载所有规则
6；Net Classes and Clearances > Nets Tab暂时清除卸载所有规则

jiangchun9981

LZ这个使用“CTRL-E”取消“prevent loop”选项即可。
4 ]# K; ~3 N* G2 s! G% W这个选项是防止你的连线“环回”用的。一般在模拟电路里是不允许电路环回的。数字电路刚好相反！
/ y5 t' ^9 w  t3 L0 j& L取消后就能随意按自己的需要顺序连线了。

fyz2324

6666