[AD 10][8层]DDR2核心转接板（ MAX8505+TLV2761+2片DDR）PCB文件

momone

8 ^5 k: t6 _% E" W( U5 _' h! U! P1 l8 w[AD 10][8层]DDR2核心转接板（ MAX8505+TLV2761+2片DDR）PCB文件
% |& |4 Q; ?5 J9 R+ q4 T% M1 ]
文件描述
9 ]( o$ B, p& u4 u2 I# a1. 作品用途：DDR2核心转接板
# f% S: Q) {) G* O' i2 y' Q2. 软件版本：AD 10
3. 层数：8层板
4. 用到的主要芯片：MAX8505+TLV2761+2片DDR
* z% ~1 I0 ]5 N) r: Z" C/ q8 @# a5. PCB尺寸：49*69 mm
: F# T8 m6 c8 A7 o8 h
作品截图如下：
顶层截图：
  

0 l. B$ o& a9 E4 E底层截图：
7 \' M) e) h. V/ [9 l, q4 x' R- o
, @7 u$ n+ A; {* Y+ o
全层截图：

叠层信息截图如下：

/ p' ?  }, D6 U2 S4 V3 j+ ^BOM：
5 c% u6 j; x; _. w" Z$ n+ C

Comment（属性）	Designator（位号）	Footprint（封装）	Quantity（数量）
330uF 6.3V 钽	C1, C14	7343T	2
10uF X5R 10V	C2	0805C	1
0.1uF X5R 16V	C3, C4, C5, C6, C7, C8, C9, C10, C11, C12, C16, C17, C21, C24, C25, C26, C27, C28, C29, C30, C31, C32, C33, C34, C35, C36, C37	0603C	27
5pF 50V	C13, C38	0603C	2
47uF 10% 6.3V	C15, C18	1210C	2
OPEN	C19	1210C	1
3300pF 10% 50V	C20, C22	0603C	2
0.01uF 10% 10V	C23	0603C	1
CMOSH-3	D1	0603D	1
QSH-060-01-L-D-A	J1	QSH-060-01-X-D-A	1
1.8uH 5A	L1	SOD-125	1
Header 4H	P1	HDR1X4H	1
100R 1%	R1, R2, R3, R4, R5, R6, R7, R8, R9, R10, R11, R12, R13, R14, R15, R16, R17, R18, R19, R20, R21, R22, R23, R24, R25, R26, R27, R28, R29, R30, R31, R32, R33, R34, R35, R36, R37, R38, R39, R40, R41, R42, R43, R44, R45, R46	0603R	46
4.7K 5%	R47, R48, R63	0603R	3
10R  1%	R49	0603R	1
12.5K 1%	R50	0603R	1
10K 1%	R51, R52, R55, R56	0603R	4
15K 1%	R53	0603R	1
OPEN	R54	0603R	1
49.9R/1%	R57, R58, R59, R60, R61, R62	0603R	6
DDR2-16	U1, U2	BGA84-0r8-8r0x13r0	2
MAX8505	U3	SOP16-6r35-3r9X4r9	1
TLV2761	U4	SOT23-5-L	1

附件：
; w! }8 w, }5 j5 k! zPCB文件如下：
# `1 A' w6 N* h

游客，如果您要查看本帖隐藏内容请回复

  Y- o% s6 m: B" K0 d