Decoupling Cap电容位置的摆放

ieracll

1 n. }9 P0 X; F8 e, H1 o芯片电源pin脚的Decoupling Cap摆放位置 原则上是靠近pin脚摆放，而且电源要先经过电容再进入芯片的pin脚。
      在这里有个疑问，decoupling cap 去耦原理是滤掉与其谐振频率相同的杂讯。那么假如 电源不是先经过电容再进入芯片的pin脚，是不是也同样也能起到滤波的效果？（因为杂讯走低阻抗路径，经过电容导入到地去了）
      另外一些BGA封装的芯片，电源pin脚的Decoupling Cap摆放 摆在背面靠近pin脚的位置，再通过VIA与电源pin相连 效果跟摆在芯片 正面 但是跟电源pin脚位置相比前者远  。这两种情况相比，哪种效果好？个人认为是前者好。 不过不是很确定。请高手们释疑解惑。

partime

前者

mening

也不一定，看via电感和走线电感哪个大

cheetayu

第一个问题:
* b2 Z* ~# E1 J  y( S这个问题你好像还没搞明白,先看看去藕的原理在说吧.
第二个问题:
主要看这个去藕回路的电感那个更小,不一定摆在正面一定好,看层叠结构和电源地平面的间距

pjh02032121

个人理解：根据去耦的原理，下图两种电容摆放方式效果应该是一样的；
可是大多数人都认为图1的摆放方式更好；
  E8 ^4 X) i& L/ k! ^有没有高手实际测量过？到底有没有差别？给个说法。
谢谢啊！

! g) q) Z2 u( Y+ Z# u

honejing

圖一优於圖二：
7 m* f+ C2 k6 D1. 防 IC 雜訊往外跑 ( DeCap)，兩者相當。
/ V* M/ o, p; e1 E& w; D2. 防外部電源雜訊干擾 IC，則圖一优於圖二。

ykwym

回复 5# pjh02032121


    图一中C63,c66最好放的方向相反，这个是一个dell的专利。

pjh02032121

回复 6# honejing

  v$ w! o; ]1 i0 W
* N- g% |8 [# k2 ]4 B    根据去耦原理，信号（不管是有用的信号还是杂讯）只会走阻抗最低的路径。
% h- c$ u5 @0 H( t图1图2不管电容如何摆放，杂讯都不会向电源的方向传播，而是沿着低阻抗路径（电容到GND）流动，所以他们的效果应该是一样的。
9 g* r+ r9 h8 R  V
% d6 D; b- M: ?) c小电容放的距离IC近是因为它的去耦半径小，大电容距离远，是因为去耦半径比小电容大；不管怎样到IC的距离应该都在他们各自的去耦半径内才有意义，否则放了也是白搭！
( I$ D* g6 _/ r5 y1 `% T, r, o
理论是这样的。还是那句话：实践是检验真理的唯一标准！！有没有自己亲测过的？？？给个测试的结果,让兄弟心里有底。

zhsyxmq

C66、C63小容量那个用更小的封装是不是去耦效果更好呢？

yxx19852001

回复 7# ykwym


        这个先后顺序得看具体的电容容值吧？谁小谁在左边

wowo1215

挑战传统啊，不过确实值得有人来测一下。

lisaliang0520

个人觉得第一种好