采用低成本FPGA 构建IP 监视摄像系统

Allevi

1 X9 y# g' i" W& K9 s+ y3 u% `

采用低成本 FPGA 构建 IP 监视摄像系统

0 ]) G) \# V7 L# R  f# J- h

2 w1 x$ |7 o1 {7 y目前的视频监视市场在发展过程中遇到了很多要解决的难题，包括从模拟到数字摄像机的过渡、转换到高清 (HD) 视频、应用宽动态范围 (WDR) 传感器，以及实现进行数据传输和控制的互联网协议 (IP) 链接等。本白皮书介绍 IP 监视摄像机参考设计，展示怎样采用低成本 Altera ® Cyclone ® III FPGA 构建完整的系统。

引言
在视频监视市场领域，对更高质量视频、高分辨率以及灵活性和功能的需求促进了从模拟到数字摄像机的过渡。在定义上，高清 (HD) 视频必须是数字的，因此，采用 HD标准也就意味着过渡到数字传感器。HD 视频标准支持更高的帧速率和分辨率，需要H.264 等新压缩方法，促使摄像机具有更强的处理能力。

在各种照明条件 ( 强光和暗光、强对比度 ) 下都要求能够提取出所有图像内容，因此，数字摄像机采用了新一类 WDR 传感器，摄像机也要求在数字域中实现动态范围压缩。摄像机中数字数据通路的另一优点是可以在摄像机内部进行 “分析”处理。

IP 监视摄像机参考设计
. ^2 v8 E7 G9 K, z" U1 J# t+ x
7 [8 n  V1 g. i图 1 所示为 IP 监视摄像机参考设计的顶层结构图和硬件，它主要面向新一代 HD (>1MP) WDR 传感器
' u+ ?5 m& X) q& ?9 ]; F' ]: |0 G

游客，如果您要查看本帖隐藏内容请回复

ad_gao

下载乃用IP核很方便，开放方便，开发周期短