冲激响应和脉冲响应产生长拖尾的物理原因是什么？

gordond

请教，冲激响应和脉冲响应产生长拖尾的物理原因是什么？
* l& {' X" F: a3 O

gordond

为什么下降沿比上升沿拖尾更严重？

chenmouzhou

理想波形变成非理想波形，是因为通道带宽有限、对高频分量选择性衰减，导致上升、下降时间增加。
至于下降时间增加得更多、拖尾更严重，一个解释是：典型的CMOS开关就是这样的。

gordond

chenmouzhou 发表于 2020-1-16 21:37
) y7 X1 a- t  E& _理想波形变成非理想波形，是因为通道带宽有限、对高频分量选择性衰减，导致上升、下降时间增加。
5 |% O0 u# \( k/ I4 S0 J8 w) r0 A至于下降 ...

图中的信号是在仿真软件里人为产生的，在进入通道前，波形是好的，没有失真，在经过通道后才失真，跟cmos没关系。

Kileo

Channel的模型是什么样的？cmos开关应该是上升沿更缓一些，因为pmos的开关时间比nmos的大。

mars_yang

学习了

gordond

Kileo 发表于 2020-1-17 08:18
Channel的模型是什么样的？cmos开关应该是上升沿更缓一些，因为pmos的开关时间比nmos的大。

就是平常的serdes高速链路通道啊，比如损耗为20~30db的链路
9 x- a( v" [. v% H3 A# ^8 K, j

chenmouzhou

gordond 发表于 2020-1-16 23:07
/ C$ D  i1 S. ]) `1 A图中的信号是在仿真软件里人为产生的，在进入通道前，波形是好的，没有失真，在经过通道后才失真，跟cmos ...

可能我搞错了（cmos应该是下降沿快于上升沿），但仿真软件要用到模型。
这个模型可能是简单的RC低通滤波，高频分量衰减掉了，边沿变缓了。
* Z, w/ M  _5 q1 Q: U6 e2 s8 f因为有能量的存储，下降沿变得更缓些。
: s% ^2 Q! n4 ]3 _& l/ J
& Z% a, V! l2 h: P

chenmouzhou

Kileo 发表于 2020-1-17 08:18
8 y! c5 [/ u- P* R% d8 D9 B. p7 bChannel的模型是什么样的？cmos开关应该是上升沿更缓一些，因为pmos的开关时间比nmos的大。

1 e: _$ w( S8 [4 ~9 i. W6 I可能我搞错了（cmos应该是下降沿快于上升沿），但仿真软件要用到模型。
这个模型可能是简单的RC低通滤波，高频分量衰减掉了，边沿变缓了。
因为有能量的存储，下降沿变得更缓些。
1 K/ O% s# a1 N- @
7 C$ I! t6 }1 u! }; I: x# o+ _/ B

chenmouzhou

$ P0 `5 k! X  ]/ I0 o

gordond 发表于 2020-1-17 10:26
就是平常的serdes高速链路通道啊，比如损耗为20~30db的链路

从频域看，信道可以简化为一个低通滤波器(LPF)模型，有截止频率。

gordond

chenmouzhou 发表于 2020-1-17 10:31
; d1 Z0 \+ t/ ^4 n可能我搞错了（cmos应该是下降沿快于上升沿），但仿真软件要用到模型。
这个模型可能是简单的RC低通滤波 ...

9 F6 B& r# M) H8 {6 N因为有能量存储，下降沿更缓一些，这句话怎么理解？

chenmouzhou

gordond 发表于 2020-1-17 12:43
因为有能量存储，下降沿更缓一些，这句话怎么理解？

- ^( C6 s- T% p0 ?" a2 z参考下网络图片，我是这样认为的：
- `- E. e; p* ^, x& m5 D上升时间R1*C1，下降时间(R1+信号源内阻)*C1，这样下降沿长些。
2 @+ f: D' s$ _. e5 K

niuwa

这是个很好地问题。在某届design con会议上，有华为的人研究过类似的问题，但是依旧解答不了这个问题。坐等信号处理方面的大神解答

bingshuihuo

坐等大佬解释