周立功Verilog HDL黄金参考指南

Allevi

周立功Verilog HDL黄金参考指南

' J3 a1 }3 B; b; l; e) H3 W

' C5 k7 s6 ]  V$ U, ?0 b0 r

: c0 t& W& @) v5 \3 @% D* S
: X, L& S+ O) g6 ]$ b3 T序言
% T% [: O3 a( {/ g, bVerilog黄金参考指南是Verilog 硬件描述语言及其语法、语义、合并以及将它应用到硬件设计的一一个简明的快速参考指南。
9 R) v; \+ y" t$ j! yVerilog黄金参考指南并不是要代替IEEE的标准Verilog语言参考手册。它不像IEEE的标准手册提供了Verilog完整、正式的描述。相反，黄金参考指南以一种方便的参考格式解答了在Verilog的实践应用过程中经常遇到的问题。
Verilog黄金参考指南也不想成为介绍性的指南。这里所提出的信息是一种扼要的参考格式， 而不是学习像Verilog这种复杂的主题所必要的渐进和共鸣方式。但必须承认的是已经熟悉计算机语言的人希望将这个参考指南作为Verilog的课本，因此在开始本指南就会对这个主题进行--个简单的非正式介绍。
) f3 ^% [) R" _! ]! N+ UVerilog黄金参考指南的主要特征是它包含了从许多Verilog项目中积聚起来的大量实践知识。指南不仅提供方便的语法参考(很多类似的书也有),还对最常见的语言错误提出警告、在代码不能编译的时候给出线索指出要看什么地方、警告你注意合并问题并对改善你的编码形式提出建议。
8 r) k& n; ~* x5 sVerilog黄金参考指南是为了给Doulos的系列Verilog训练课程增值,也是HDL PaceMaker-- Doulos Verilog计算机基础训练包的补充。


) r# D. w9 L4 [9 B8 O4 }! X指南的使用
( C! S7 _" f+ [8 Y# g2 n0 D) O本指南的主体被分成3个主要部分，每个部分都按字母顺序组织。每一部分都以每页顶部的关键字词条作为索引。通常，你只要快速翻阅指南查找相应的关键字词条的就可以找到想要的信息。如果找不到，也可以用最后的完整索引查找。
本指南的很多信息都围绕Verilog的句法组织，但也有另外--些有关编码标准、设计流程、错误、保留字以及在正文按字母顺序参考部分后面的编译器伪指令、系统任务和函数以及命令行选项等特殊的部分。
# s  |: Z- H3 G9 q( `; `- d如果你是Verilog的新手，请先阅读次页的Verilog简单介绍。
索引
* \5 e) U, L# Y6 y3 L) M, y* N$ _粗体的索引条目在指南的主体有对应的页。剩下的索引条目按重要性的顺序在字符参考部分的页参考后面。
" E- P: a# a6 c$ C, F用于定义Verilog语法的记号说明
! M6 G  b% r5 X! F) f( c/ f在任何可能的时候，语法定义要写得和例子相似，但有需要引入- -些额外的记号。简单地来说，方括号[ ]包含可选的项目，三个点号...表示重复，花括号{ }包含的是注释。斜体表示语法该部分在别处定义。
记号的完整描述如下:
6 H4 k# X' v1 W$ o, f包含注释的花括号{ }所不是被定义的Verilog 语法的一部分， 但它向你提供了有关语法定义的补充信息。粗体的花括号{ }是Verilog句法的一部分 (连接运算符)。
包含在方括号[ ]中的语法是可选的。粗体的方括号是[ ]Verilog语法的一部分(矢量范围、位和部分选择、存储器元素)。

4 p; F$ }% A$ ~: |' C' N

游客，如果您要查看本帖隐藏内容请回复

5 q0 u* N7 V3 E, H  V7 g% k8 [+ s8 k

xygongkui

资料很不错