TA的每日心情 | 擦汗 2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
信号跨区走线的另外一种策略
- {1 Z% i k% t( O当信号参考电源平面时,由于电源平面经常被分割,致使信号不得不跨区走线,这时,大多采用的方法是在两个区域间用电容连接作为回流路径;这个暂不做讨论;) j% M1 ~+ j) ^- Y; K' v
这里我们讨论的是另外一种方法;
! M4 S, k/ s& Z) M7 r5 [) F$ l假设叠层结构如下图所示:
\# p' z% c% {& X* G+ |1 I
4 M/ z: K; P# ]0 A, s* A+ @信号 Signal X 从源IC 脚 出来 走TOP Layer(参考GND) 经VIA到内层(参考电源 POWER 平面);再由内层经VIA 到TOP Layer到目的IC 脚;% A0 g( C8 |: I+ s5 I+ k1 T% D6 h
由于POWER层 被分割,致使该信号Signal X 跨区走线;-----(这里参考平面由GND 换到电源POWER 产生的影响 暂时忽略;严格来说应该在 VIA 就近放置一电容连接该电源于地之间)
! L+ J$ M$ R, o0 o策略如下:5 J, L! Q1 P4 ]
因为TOP 参考GND; 经VIA到内层后,在该层增加一条行的GND线 做回流路径; 示意如图:
- X7 Q, {1 V: b% T' N. x# t$ m
$ g8 @& r/ Q" X: m& U
讨论: 这个情况下,对于信号的完整性的影响 如何?. i B# S9 T- O% F! \: l: T1 c
个人认为,此方法可行,保持了参考平面的连续性,还可以避免由于跨接电容引起的噪声;可以满足信号的完整性要求,也省去了跨区的电容;
1 l' s: B+ `& X- R/ s有个问题就是:这种情况下,如果对该信号的阻抗匹配有严格要求时, GND与信号的间距以及GND线宽不容易确定;在这种情况下,应该怎么确定哪? 希望大家都来说说自己的看法。 |
|