|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 zhoumeng 于 2020-1-4 15:27 编辑
7 V: H/ T; G8 B1 Y& D5 v% z7 w6 a" Z- p' E' k
CST对差分信号做SI仿真,导入IBIS模型
2 D' z+ l1 ]! b5 F用SITD求解器对DDR3L的DQS差分信号做仿真的时候,设置如图
' n/ S& T6 g. ^( D M7 E0 L
; A) C3 P1 z5 z- @$ y, H; B9 b! {
然后就报错,说缺少图上这个port,再退回去在设置激励port里面重新添加这个缺少port,在进行仿真,又会报错缺少另一个,需要不断地添加port
& X6 o d9 R: F% g! X, _+ c+ y' G但是做单线仿真时候不会出现这个问题,求大神帮忙看下哪边出问题了' s5 M0 C' Z3 D
|
-
1.png
(112.69 KB, 下载次数: 0)
-
2.png
(54.92 KB, 下载次数: 0)
-
3.png
(71.69 KB, 下载次数: 0)
评分
-
查看全部评分
|