找回密码
 注册
关于网站域名变更的通知
查看: 748|回复: 5
打印 上一主题 下一主题

基于FPGA的数字秒表的VHDL设计

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:00
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2020-1-3 10:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    基于FPGA的数字秒表的VHDL设计

    3 p' T6 J6 o( F5 a; f) [/ D' n$ @) i
    % q1 b8 J: J9 a2 q& k4 A' W1 p+ ?, `, k; B) f# t; f3 N, ]$ Y! o- \
    当今社会是数字化的社会,是数字集成电路广泛应用的社会。数字集成电路本身在不断进行更新换代,随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂
    , i" |6 j) t$ t/ ^商来独立承担。系统设计师更愿意自己设计专业集成电路(ASIC)芯片,而且希望设计周期尽可能短,最好在实验室里就能设计出合适的ASIC芯片,并且立即投入实际应用之中,因
    : p# t/ R  h" l* ]# h3 o而出现了现场可编程器件(FPLD)。现场可编程门阵列(FPGA)即属其中应用最广泛的一种。
    ' j( J9 c5 d8 D
    ; ]8 U9 ^  @; T3 N超高速硬件描述语言VHDL,是对数字系统进行抽象的行为与功能描述到具体的内部线路结构描述,利用EDA工具可以在电子设计的各个阶段、各个层系进行计算机模拟验证,保证设计过程的正确性,可大大降低设计成本,缩短设计周期。
    * N4 y( G" \3 {' o8 P* [2 z8 ~) M, |, s: m# j
    本文介绍的数字秒表设计,利用基于VHDL的EDA设计工具,采用大规模可编程逻辑器件FPGA,通过设计芯片来实现系统功能。& U" f) ^. h7 w. @3 S
    + |3 Y% K; u- y4 O+ t8 p/ v4 {
    ! L  N* K, r6 r1 c7 l
    完整资料见附件:7 I$ _5 Y' g3 t/ z4 S5 a
    ) q8 o% A4 \1 D& t" z
    游客,如果您要查看本帖隐藏内容请回复

    ' W; C7 @' N; S% \

    该用户从未签到

    3#
    发表于 2020-12-16 09:14 | 只看该作者

    该用户从未签到

    4#
    发表于 2020-12-16 18:08 | 只看该作者
    谢谢分享,学习了!

    该用户从未签到

    6#
    发表于 2021-6-29 09:32 | 只看该作者
    学些了,谢谢1 G/ r. r7 N( i
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-5 01:20 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表