找回密码
 注册
关于网站域名变更的通知
查看: 660|回复: 1
打印 上一主题 下一主题

了解一下DDR2布线规则(2)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-1-2 09:45 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

( [. [% ~6 M0 J% S一、信号分组
% j' i" a% {* R! n0 I9 dDDR2的布线中习惯把信号分成若干组来进行设计,分成同组的信号具有相关或者相似的信号特性。
4 Q) R/ Q. U. f2 X# {, Q! d时钟组:差分时钟信号,每一对信号都是同频同相的。ckp0和ckn0为 - -对。( N& h+ y. n9 T3 U; X/ x! f
数据组:对主板64位DDR2内存来说数据每8位 (也就是一个byte) 为-一组可以分为八组,数据dq[0:7]、 数据掩码dqm0、数据选通差分信号dqsp0和dqsn0为一组,以此类推。同个数据组的信号应该在同一个信号层上走线,换层也应该一-起换,为了方便在同一个信号层走线可以将数据位互换。比如dq2 信号在走线的时候发现如果按照原理图来走线会跟dq4交错,这样就不得不换层走线,我们通过互换数据位就可以使信号走同层,对内存来说每- -位存进什么内容读出也是什么内容,互换不会受影响,但是互换的条件必须是在同一组内8个bit之间。, T! d% s5 U% ?" M
地址/命令组: MA[0:14]、BAO、 BA1、 BA2、 RAS、 CAS、 WE. H; `8 N4 N% e# G' y1 ~
控制组:时钟使能CKE、片选CS、终端电阻选通ODI为一组,对内存条来说DIM0用到了CKE0、CKE1、 CS0、 CS1、 0DTO、 0DI1。做板载内存设计的时候,可以只用CKE0、CS0、 ODTO, 控制4片16位的内存芯片。
8 M, G# q2 r) q( E$ T: s- k二、PCB叠层:. \$ q; B6 o  G; E. }, C& x4 N  O
对六层板来说一般的叠层都是top. GND、 singnal2、 singnal3、 POWER bottom, 信号-般情况下以GND为参考平面比较好。走线的阻抗由走线宽度、 走线的铜箔厚度、走线到参考平面的距离、参考平面的铜箔厚度和板介质材料决定,PCB设计的时候应该遵守CPU厂 家阻抗设计要求来设置叠层。- 般PCB设计软件也能计算阻抗,找PCB生产厂家了解了板材介质厚度的资料后可以自行设计叠层、线宽。地址/命令信号、控制信号可以以1.8V内存工作电压为参考平面。# k. l2 [5 }$ m# K2 B1 _

( G: |- z5 j  `* |, n6 {3 H4 u  T4 O( E三、长度控制:
) r7 N; a5 f8 u( K对DDR2这种高频的信号来说走线长度应该计算到CPU核心,这就引入了一个叫封装长度的概念。硅晶元经过物理化学的方法刻蚀而成CPU核心,再将CPU核心封装到一块小的PCB基板_上就成了我们常见的CPU.那块小的PCB上管脚到CPU核心的走线长度被称为封装长度。到同一行列(rank)内存的时钟长度应该控制在正负5mi1以内。
1 c& f5 s' W1 h' h/ d同一个数据组内所有走线长度控制在数据选通信号DQS的正负20mi1范围内为宜,不同数据组之间长度可以不同,但是应该控制在时钟信号的正负500mi1以内。
1 D: E! D4 e' L8 N3 j7 v$ m5 ^6 [地址/命令组信号长度控制不是特别严格,INTEL凌动N450要求控制在时钟信 号负500mi1到正1000mi1以内。也就是说最长和最短的信号可以相差1500mil,但是布线的时候还是尽量把信号长度差缩小比较好。布线的时候这组信号长度完全相等也没有问题,但是这样占用的PCB空间也大,花费的时间也多。如果地址/命令信号长度超出时钟信号几千mil,那就需要在BIOS固件中好好调节了。控制在CPU要求的范围内,需要做板载内存的时候只需要配置好内存SPD就可以了。
. o8 S7 I4 Y, O$ h2 p; j  e: P控制组信号长度控制要求和地址/命令组信号的要求类似,设计的时候应该按照CPU厂家的要求来做,INTEL凌 动N450要求控制在时钟信号0mi1到正1000mi1以内。
- i- q/ K8 K. z8 }
" W) G7 @* }- \6 N" W( p! x$ Y8 a四、走线间距:& S! m7 i* B! a% \$ z" T) v2 z
一般来说走线都应该按照31原则来走线,也就是同一个平面上线与线的间距为3倍线的宽度。但是这个不是必须的,inte1要求的就比较小。 -般走线蜿蜒线的间距可以为16到20mil,对时钟信号可以加大到30mil.不同组信号之间的距离应该适当拉大,可以为20mil以 上,地址/命令组和控制组信号的间距可以比较小8mi1以下都可以。BGA扇出的地方间距可以小,出线后应该以CPU设计要求来走线。
* U- o. e2 w' M1 j; U1 T2 J, A9 c! ]$ K4 A' Q* O! g+ u
五、其他:
6 W5 ?5 B/ I! i; T2 P! {8 c* LVREF走线可以用-根20mi1的线,每接到-个器件应该加一个0.1uf的电容。: ~2 W& x2 e' c" L) |7 @$ R7 [
VII走线应该在135mi1以上,每四个电阻接一个0. 1uf电容,两端接10uf大电容。
! Q7 H: I2 `' d) P+ k% t* `点对多点的信号,如地址/命令信号、控制信号、时钟信号应该按照“I”形走线,也就是芯片中间走上再分支,长度应该满足CPU设计要求。附拓扑图:0 G; O# Z% Z: R6 L% w' q2 ^" R
) L# m# w9 F5 D6 U7 d9 f* \

% d- D% c; R) P' h% F* a/ N( o: r9 `5 V1 ^" |

/ C* J$ S7 u1 A/ B% c% J

该用户从未签到

2#
发表于 2020-1-2 18:30 | 只看该作者
不错的资料,估计后面还得翻看好几次,谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-18 21:54 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表