|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 zhh2045 于 2009-10-26 19:16 编辑 % @4 D- f& F! y# s
0 a, r' t' G7 K* E& @& t本人是SI新手,请大家帮帮忙。6 b6 m( X# R- K& c
6 n" `: Y f) E: f1 F
1、DQS和DQ信号通过静态时序分析计算出来的margin 大于200ps,应该说可允许的走线偏差很大。但一般的布线规范都推荐小于200mil甚至小于50mil的走线偏差。如果静态时序分析不能用于指导实践,那计算它的意义在哪里?
3 E$ K# L2 l# B/ w% l! M W% I# N5 I$ ^) l# D
8 k, ?. M0 P, x! w. R# y# x, r) a
2、类似于DDR2这样的源同步时序系统,对走线长度到底有没有约束?我个人认为源同步时序只对走线等长有要求,但部分论文中也出现了使用静态时序分析得出对走线总长度的约束。这是作者本人的理解错误,还是确实有关系?; C/ E1 Y P: ~3 E' h
2 F% N) k$ G# ]& U7 t3 g. [& q6 u- i5 W; [+ P
9 z% D% o7 S1 O
3、采用freescale的MPC8548作为输出,在仿真时得到的波形,转折点非常尖锐,整个波形呈梯形。而我查阅其他论文中提供的相关波形,转折处均较非常平滑,波形近似正弦波。这到底是仿真设置的问题,还是厂家提供的IBIS模型的问题? |
|