一种新型FPGA器件延时计算方法

Zedd

一种新型FPGA器件延时计算方法

0引言

; i% ~! B9 H; e% M! I; t6 t# {# yFPGA (Field - Programmable Gate Array) 做为ASIC(Application- Specific Integrated Circuits)中的重要成员，20世纪80年代投入商业应用以来，已经广泛应用在数字电子系.统中，其重要性与日俱增。随着集成电路工艺水平的发展，FPGA器件已从最初只有几十个逻辑单元发展到今天千万门以上水平。在当前VLSI (Very Large Scale Integration) 互连线已成为系统性能瓶颈"的情况下，互连延时被认为是影响FP2GA电路性能的主要因素[2]。
1948年Elmore提出了用于计算放大电路延时的Elmore延时模型[3]。Penfield- Rubinstein 首先采用Elmore 模型计算RC电路延时[4]，当前在许多VLSI领域中都使用Elmore模型计算互连线延。Xlinx 等公司的商用FPGA设计工具在布线过程中采用Penfield- Rubinstein 模型计算延时。一些以研究为目的FGPA工具也都采用Elmore 模型如VPR[5],SEGAI6]。
8 ~# L$ n0 K$ X) i
7 X- B9 G; c$ h& S0 p. j: _0 [本文提出了一种新型的FPGA连线延时计算方法:
  K# W4 i8 e( R) r1 n0 M8 r- ~: ^
DM方法，采用3模型描述连线，采用等效电阻电容模型描述编程开关，用RC网络模型描述连线网络，通过RC电路冲激响应的前三阶矩计算互连延时。理论证明该方法适用于任何结构RC网络，并且稳定有效。简单RC网络和商用FPGA的实验结果表明该方法比Elmore模型精确。
/ z( c' E, c" a
1 FPGA互连结构
9 L) I- r, m6 |) N
: z- l9 N" f* b' e2 mFPGA器件的逻辑单元、输入输出单元、布线通道等资源在出厂时已经确定且不能更改。按照连线方式，商业FPGA可以分为三类: Xilinx, Lucent 和Vantis 等公司采用岛型结构，Actel公司采用行结构，Actera公司采用层次结构。本文研究基于图1所示的岛型结构。
, d% k* x! Y7 i, q, j0 l( O) l完整资料见附件：
$ l/ a( i( r# e! c1 M* Q) p' ~( T

游客，如果您要查看本帖隐藏内容请回复

* e$ D+ S* l6 [* i

wu68aq

看看，学习下

JovenNi

学习一下

eagleczx

?