找回密码
 注册
关于网站域名变更的通知
查看: 612|回复: 1
打印 上一主题 下一主题

Altium Designer差分布线有哪些布线要求

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-12-23 10:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
根据上篇:Altium Designer差分布线之常见的五个差分误区,总结一下差分布线的布线要求。
/ p/ o5 g5 v* t" ~9 L4 n7 x: d) I
(1)差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。* g8 H: q9 m1 z7 l" f+ o
( `/ h" @: K9 N4 V! Q( _! b
如果等长和等距不能同时满足,则 PCB 差分走线的设计中最重要的规则就是匹配线长。同时为了弥补阻抗的匹配可以采用接收端差分线对之间加一匹配电阻。 其值应等于差分阻抗的值。差分走线也可以走在不同的信号层中,但一般不建议这种走法。因此尽量少跨层和走过孔,尽量少走弯路。
! E# z* Q, q! [9 ]1 N+ Q% G9 X
, W3 W7 S8 B: \  ~(2)差分线对之间要有 GND 隔离,或者保持距离,不要太近。) E" M" `' a4 ^' P% H  s2 h

; l) m3 u3 P: ?增大差分信号与其它信号走线的间距,或者通过 GND 隔离。% i. ?* x) P7 U
; Z0 G7 `/ m7 O5 L' A, I
(3)差分线要优先布线' t! C9 C4 E8 C, N

  x' U# a" C1 c; W+ C3 R+ r9 L
1 ~: P8 c+ c- ^6 {
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-8 22:34 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表