使用 ModelSim 进行设计仿真

Allevi

第 8 章 使用 ModelSim 进行设计仿真

ModelSim为HDL仿真工具，我们可以利用该软件来实现对所设计的VHDL或Verilog程序进行仿真，支持IEEE常见的各种硬件描述语言标准。可以进行两种语言的混合仿真，但
推荐大家只对一种语言仿真。ModelSim常见的版本分为ModelSim XE和ModelSim SE两种，ModelSim版本更新很快，目前最新版本为 5.8 版本，该版本支持VHDL的 2002 标准以及Verilog的 2001 标准，此外，在该版本的Linux、HP和SUN工作站等平台支持VHDL、Verilog和SystEMC的混合仿真，但在Windows平台上不支持SystemC的仿真。本章将对ModelSim5.7版本进行介绍，目的是希望看完本章，读者可以简单地使用ModelSim进行仿真，有关更深入地教程，还是参考ModelSim附带的文档。在网址
http://www.model.com/support/上也可以找到深入的教程，在该页面上注册以后，会在电子邮件中收到发过来的密码，根据邮件地址和密码登陆后，会有一些高级教程和使用要点（Application Notes）下载。
' D$ w; i) Y; Q1 y
' \4 J& h5 R- a1 @ModelSim5.7SE 版本内部划分为更细的版本编号，从 ModelSim5.7aSE 到ModelSim5.7gSE 等等。读者可以选择任一版本。另外，如果 ModelSim 是和 ISE 一起使用的话，你需要编译 Xilinx 的一些库文件，这些库文件包括 unisim、simprim、xilinxcorelib、aim、pls、cpld 等，有了这些库文件，可以在 ISE 中生成设计的行为仿真（将设计转换为RTL 描述后进行的仿真）、转换后仿真（将设计转换为 Xilinx 器件的基本模块来实现后进行的仿真）、映射后仿真（将设计用 Xilinx 的具体器件的具体模块实现后进行的仿真，仿真中包含了器件的延时，但由于没有布局布线无法提取出互连线的信息，因此仿真中不包含互连线的延时、电容、电阻等信息）、布局布线后仿真（将设计对 Xilinx 具体器件进行布局布线后，提取出互连线的信息，进行的仿真包含了器件的延时以及互连线的延时等信息）的各种模型，然后在 ModelSim 中对这些模型进行仿真，由于 ISE 和ModelSim 已经实现了无缝的连接，在 ISE 中只需设置一个可视的波形文件，然后点几下鼠标就可以实现各种仿真，具体的方法在 ISE 的使用一章中有较为详细的介绍，可以参阅具体的章节。同时，也可以使用 ModelSim 的 XE（Xilinx Edition）版本，由于该版本是 Xilinx 版，其中自然就集成了Xilinx 的各种库文件，使用时就不需要考虑库文件方面的问题了。对于 ISE 不同版本集成了不同版本的 ModelSim，虽然是集成，还是需要单独进行安装的。对于 ISE6.1 版本配套的 ModelSimXE 版本为 ModelSim5.7cXE。

, B, X5 M1 l& e7 j% O( e本章为 ModelSim 的初级教程，读者读完本章可以较为熟练的使用 ModelSim 进行设计仿真，本章没有也不可能涉及 ModelSim 的各个方面，要想全面的掌握 ModelSim 可以参阅
软件文档。

游客，如果您要查看本帖隐藏内容请回复

helendcany

看看。