TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要
# E! @, V; n2 B# h% e7 R在解决方案中使用WLP ( wafer-level package )封装技术可以减小器件整体尺寸和降, O7 L+ W* G4 u( J% N
低设计成本。然而当使用WLP封装IC时, PCB的设计就变的复杂,在设计中假如粗
, o+ Y( k& |+ a& P3 l心大意,那么这个设计可能出现问题。本文将介绍PIN 间距为0.4mm和0.5mm的1 b6 I" p/ O8 X7 p. s! @. r4 [, Q0 q
WLP封装IC，在PCB设计时的注意事项。
# ~) A# q' i: C$ ~% `简介
X1 n: q1 |1 X6 ?7 Z, [当设计一个系统级电路时, PCB生产制作的费用是永远躲不过的,但是我们可以使用3 B x+ v! O' x/ z
小封装IC (例如: WLP)，来压缩PCB面积,从而节约成本。
2 H7 {' k1 u- DWLP封装比之前的封装都要小，因为它们没有焊线( bond wire一硅片到基板的连接
S2 i% s7 K# b9 m线)，而是直接建立在硅片上的，如图1、图2所示。这种封装技术即节省了开发周
$ y! j4 R0 V" Q期又节省了封装成本。然而,为了最小化PCB成本,在Layout时需要进行更多的考虑。/ g5 i# n/ ~8 Q* v: w5 a- W( z
本教程就介绍了WLP的Layout技术,遵循本文档技术要领进行PCB设计,可以降低% k' [$ L( }: C+ H# J
风险,使系统更加稳定。" |. D' L. t( P
4 B0 O" H- Z& V5 J6 [' G8 y1 U1 H+ O4 `4 u/ r1 B' A
|
|
/1 
发表于 2019-12-20 10:25
收藏
淘帖
支持！
反对！
发表于 2019-12-24 19:31
这都要隐藏啊……