找回密码
 注册
关于网站域名变更的通知
查看: 540|回复: 4
打印 上一主题 下一主题

请教大神,为什么主要的杂散都是在鉴相频率的一半处?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-12-18 18:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教大神,为什么主要的杂散都是在鉴相频率的一半处,如我设置fPFD=1M 主要杂散就以500K为周期分步,设置fPFD=10,主要杂散就以5M为周期分步, 然后我只能通过环路滤波来衰减他们还是有更好的途径消除这些杂散?非常感谢!
# s, `# P% P$ u/ k2 ~! X
  • TA的每日心情
    开心
    2019-11-20 15:05
  • 签到天数: 2 天

    [LV.1]初来乍到

    3#
    发表于 2019-12-19 21:33 | 只看该作者
    PLL输出频率多少?分频比是多少?才好分析。

    该用户从未签到

    4#
    发表于 2019-12-23 10:30 | 只看该作者
    提供一下器件型号。
    " B; x: B% K* ?' }( c8 O$ U0 H# {可能点有预分频,小数分频等因素

    该用户从未签到

    5#
    发表于 2019-12-25 20:11 来自手机 | 只看该作者
    10k,到100k比较好
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-24 19:10 , Processed in 0.078125 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表