pads logic 2005 如何做ERC检查？

droden · 发表于 2008-3-19 16:26

您需要登录才可以下载或查看，没有帐号？注册

x

问题如标题，padr怎么进行ERC检查？？像protel那样，
怎么确保原理图设计正确？？期待解答

droden · 发表于 2008-3-27 12:55

我每次上来都看看我发的这个帖子，怎么没人回答？？

libsuo · 发表于 2008-3-27 14:00

我也等着有人来回答这个问题

forevercgh · 发表于 2008-4-2 19:54

原帖由 droden 于 2008-3-19 16:26 发表
7 n) V$ f0 z* L2 K2 k* n问题如标题，padr怎么进行ERC检查？？像PROTEL那样，
' S; [0 a l2 \1 F怎么确保原理图设计正确？？期待解答

以创建netlist的形式，如果有错误会有报错信息。
其实PADS可以实现ERC的方法很多
1.creat netlist
2.export-import
3.report输出bom可以查看

wan · 发表于 2008-4-2 21:19

我以前刚接触到PADS 的时候也有同样的问题,( 之前用的DXP), 不过熟悉了后根本不去考虑这个问题, 画完SCH后产生ECO导如PCB.

jianghao8888 · 发表于 2008-4-4 14:02

设置好直接倒就行吧，基本不用Logic，仿真功能比较弱，建议用其他的吧。

平常心就好 · 发表于 2008-4-15 20:58

同步PCB的时候也会检查的

geniereta · 发表于 2008-4-16 11:17

画完SCH后产生ECO导如PCB 有问题会有txt文档提醒的

叶子云 · 发表于 2008-9-2 15:50

又学了一招,谢谢

帐号		自动登录	找回密码
密码			注册

推荐内容 /1