EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 circle 于 2019-12-11 09:51 编辑 , l7 T# Z3 E. V/ a0 S
( A7 @4 V- T j- k" A
距离PCB设计大赛投票结束只剩一天了。而楼主的网络投票得票数也一直是妥妥的。。。。。。垫底！ 在这里分享一些楼主设计时的小细节，希望大家阅读之后能给楼主一点支持！
8 U: i ^% ~ t, h% P. X$ C1. 高速信号线AC耦合电容处隔层参考。 阻抗连续是信号完整性的基本。阻抗突变会产生反射，影响信号的质量。我们Layout工程师需要做其中一点就是保持阻抗连续性，减少阻抗突变。我们在使用SI9000计算阻抗时会发现阻抗与线宽W成反比，与距离参考层的厚度H成正比。如下图USB3.0信号线，阻抗100欧姆，到AC耦合电容时等于线宽变粗阻抗发生突变，阻抗变小，此时挖掉相邻参考层，隔层参考会将阻抗值拉高，减小突变。想得到阻抗优化的最优值，则需要通过仿真参数扫描来确定挖空大小的数值。楼主还在学习仿真，所以此处并没有进行仿真，但是挖空了的确可以减少阻抗的突变。另外原理图设计上如果可以选择封装较小的电容，如0201封装的电容会更好。另外补充了一点点在3楼，大家也可以看下。 N/ B5 ]2 w! Z' d+ ]9 o
$ ^8 A! x2 Z4 A & L$ ~. S# Z2 h. W
2. 网口出变压器进行了换PIN 处理，减少了过孔数。 作为一位Layout工程师，要精打细算，哪怕是减少一个过孔，都可以提高信号质量，降低成本。此次的设计文件网卡芯片出来的MDI信号线与变压器连接是交错的。网络需要打过孔才能连通。然而他连的是变压器呀，变压器可以换PIN，再然后变压器前端又是DIP的RJ45接口就算线交错打一个过孔便可以解决问题。SO我们可以将变压器进行换PIN，减少网络过孔。如下图：
7 P9 I( U( D1 R
, B `8 V3 e6 x0 _6 r; ~/ a3. 焊接面DIP针脚大铜皮采用花式连接。进行波峰焊时如果针脚连接了较大面积的铜皮，散热会较快，影响针脚焊接吃锡，易造成焊接不良。所以DIP器件焊接面铜皮如果较大应采用花式连接，但如果是电源PIN脚，还要注意电流的大小是否满足。 * K9 E3 s J, y) E. U6 N- P
4. 电源反馈点FB要选择合理。电源的反馈点一定要单点引线出去接到输出端的大铜皮，电感后的去耦电容处。
" \4 e/ v! U5 r1 v& n# c; x/ }% N0 ^6 H/ h8 _
投票链接 https://www.eda365.com/forum.php?mod=viewthread&tid=250649&highlight=PCB%C9%E8%BC%C6%B4%F3%C8%FC! y% T7 v+ b8 E
还有很多小细节，就先写到这里吧。请大家为我打CALL，支持我97号! 点上面的链接，回复支持给我投票哦！谢谢！  在LAYOUT问题上，只要是我会的，都可以为你答疑解惑哟！  2 ^" J) ?/ C2 q% }5 n& [( a% N
| 
/1 
发表于 2019-12-10 23:52
收藏
淘帖
支持！
反对！
楼主
! C! R( u" ]) a( q& l* u
: N! ^2 X5 v* i3 e4 Y' G2 b
