用Altium Designer进行差分布线有哪些布线要求

uperrua

用altium Designer进行差分布线有哪些布线要求


' r: v8 y! X, }* i1 K, m  G: D根据上篇：用Altium Designer进行差分布线有哪些优缺点 的误区，总结一下差分布线的布线要求。
, O6 X# x7 j3 H, ~5 W

8 s: O! k" t1 K  d: H7 g（1）差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。
- b" L; g% L  ^6 b! }* m3 I
" D, v0 L5 U) r, }8 V9 [6 V
如果等长和等距不能同时满足，则 PCB 差分走线的设计中最重要的规则就是匹配线长。同时为了弥补阻抗的匹配可以采用接收端差分线对之间加一匹配电阻。 其值应等于差分阻抗的值。差分走线也可以走在不同的信号层中，但一般不建议这种走法。因此尽量少跨层和走过孔，尽量少走弯路。


* E/ w  f. d. A6 i  A) l7 d（2）差分线对之间要有 GND 隔离，或者保持距离，不要太近。

3 a! X2 J6 i; f% Z
增大差分信号与其它信号走线的间距，或者通过 GND 隔离。
9 S: [4 S3 V7 ^% v/ d# M; f
8 u5 z  x% `& m0 }2 L% f
" y" x. N" k* b, c7 F0 {; L* P（3）差分线要优先布线
3 v3 Y+ b/ Z; @# j% ?

+ r2 o; T, f2 f# a- S" {

UNerk

学习了