现代IGBT/MOSFET栅极驱动器提供隔离功能的最大功率限制

DIOADE

- R* P" ^1 O+ R# G) P) H8 \" F( d

本文通过故意损坏IGBT/MOSFET功率开关来研究栅极驱动器隔离栅的耐受性能。

在高度可靠、高性能的应用中，如电动/混合动力汽车，隔离栅级驱动器需要确保隔离栅在所有情况下完好无损。随着Si-MOSFET/IGBT不断改进，以及对GaN和SiC工艺技术的引进，现代功率转换器/逆变器的功率密度不断提高。因此，需要高度集成、耐用的新型隔离式栅极驱动器。这些驱动器的电隔离装置体积小巧，可集成到驱动器芯片上。这种电隔离可以通过集成高压微变压器或电容器来实现。1, 2, 3 一次意外的系统故障均可导致功率开关甚至整个功率逆变器损坏和爆炸。因此，需要针对高功率密度逆变器研究如何安全实施栅级驱动器的隔离功能。必须测试和验证最坏情况下（功率开关被毁坏）隔离栅的可靠性。

简介

在最坏的情况下，即高功率MOSFET/IGBT发生故障时，逆变器几千μF的电容组会快速放电。释放的电流会导致MOSFET/IGBT损坏、封装爆炸、等离子体排出到环境中。4 一部分进入栅级驱动电路的电流会导致电气过载。5 由于功率密度极高，所以在制作驱动器芯片时，需要保证即使芯片本身出现故障，仍然能够保持电隔离。

- q5 X! E* b. U

高度集成的现代栅级驱动器的构建

芯片级隔离采用平面微变压器方法来提供电隔离。它采用晶圆级技术制造，配置为半导体器件大小。1 iCoupler®通道内含两个集成电路 (IC) 和多个芯片级变压器（图1）。隔离层提供隔离栅，将每个变压器的顶部和底部线圈隔开（图2）。数字隔离器采用厚度至少为20 m的聚酰亚胺绝缘层，在晶圆制造工艺中放置在平面变压器线圈之间。这种制造工艺以低成本将隔离元件与任何晶圆半导体工艺集成，实现出色的质量和可靠性。图2的剖面图显示了被较厚的聚酰亚胺层隔开的顶部和底部线圈的匝数。

& a% Q! j7 N( Z" U( H$ V4 P% F
# _1 v! c9 m& s/ |/ M# O

' A, ^9 V2 q7 N' F- P0 P3 `4 ^

图1. MOSFET半桥驱动器ADuM3223的芯片配置。

0 \  `0 D6 }' \8 M) w6 y

图2. ADuM3223：微变压器横截面。

封装内的分接引线框架完成隔离。当栅级驱动器输出芯片因功率开关爆炸损坏时，内部芯片分区和配置必须确保隔离层完好无损。为确保栅级驱动器不受损坏，采取了以下几种保护措施：

• 合理设置外部电路的尺寸，限制流向 栅级驱动器芯片的电流
• 在驱动器芯片上合理配置输出晶体管
• 在芯片上合理配置微变压器
• 合理安排控制封装内的驱动器芯片
  2 H. S9 t7 M% A. Q* X6 w1 ?

ADuM3223 栅级驱动器的内部芯片配置（图1）展示了一种芯片配 置示例，它能够在极端电气过载时避免发生电隔离故障。

仿真最糟糕的逆变器故障情况的破坏性试验

构建一个385 V和750 V两级电压的测试电路，用来模拟真实的功率逆变器情形。在采用110 V/230 V ac电网，需要实施功率因素校正的系统中，385 V电压电平极为常见。在使用额定击穿电压为1200 V的开关的驱动应用中，对于所使用的高功率逆变器而言，750 V电压电平极为常见。

在破坏性试验中，会接通由功率开关和适当的驱动器组成的逆变器桥臂，直到开关出现故障。破坏过程中的波形会被记录下来，以确定流入栅级驱动器芯片的电平。试验研究了几种保护措施，以便限制流入栅级驱动器电路的击穿电流。破坏性试验中用到了多种IGBT和MOSFET。

控制MOSFET/IGBT损坏程度的测试电路

3 s/ a- }1 ?: P% O9 m6 ^

为了实施IGBT/MOSFET驱动器电气过载测试（EOS测试），构建了一个非常接近真实情况的电路。该电路中包含适用于5 kW至20 kW功率范围逆变器的电容和电阻。轴向型栅极电阻Rg采用2 W额定功率的金属电阻。为了避免电流从高压电路反向进入外部电源，采用了一个阻流二极管D1。这也反映了真实情况，因为浮动电源包括至少一个整流器（即自举电路）。高压电源 (HV) 通过包括充电电阻Rch和开关S1的电路为电解电容块充电。

实施EOS测试时，采用500μs开启信号来控制输入VIA或VIB。开启信号通过微隔离进行传输，会造成短路，并损毁功率晶体管T1。在某些情况下，会出现晶体管封装爆炸。

共采用四种功率开关（两级电压）来仿真逆变器的损坏情况。针对特定开关类型实施的首次测试先后在不采用和采用功率限制电路的情况下进行。为了限制损坏阶段流入驱动器电路的电流，有些测试直接在驱动器输出引脚处配置了齐纳二极管Dz（BZ16，1.3 W）。此外，还研究了各种不同的栅级电阻值。

无功率限制栅级驱动电路直接受损测试电路

! ~# F3 J5 P+ Z* j! F9 M! ~3 `$ A

还进行了另一项仿真最坏情况的实验，其中栅级驱动器的输入和输出芯片直接承受击穿电流 (destructive energy)。在这次破坏性试验中，将充满电的大容量电容直接连接到栅级驱动器的输出引脚（图4）。该试验展示了可能出现的最严重的过载情形，从而检验其隔离功能耐受性。电流直接流入驱动电路，而栅级电阻是唯一的功率限制装置。继电器S2将高压耦合到栅级驱动器输出电路。

" l/ N' n7 o  Q# k" L! U

, @$ j( n$ G, N2 v# W9 M
$ G5 j( D3 I* R. ~1 s! H

图3. 用于测量功率开关损坏对隔离耐受性能影响的ADuM4223的EOS电路布局。

, P0 S  F3 t3 X* s. f

6 r2 A7 w: X- v4 Y4 B

图4. 用于确定隔离耐受度功率限制的ADuM4223的EOS电路布局。

图5所示为最坏情况测试，其中没有采用任何器件限制流入输入和输出芯片的电流。将750 V高压通过开关S1直接施加于输出芯片，即在没有限流栅级电阻的情况下，将中高压750 V直接施加于驱动器芯片会出现的最坏情况。

  `3 x* d% f! Z% D) a0 s

# Z: J6 W: |- B2 Q+ V, g. s$ T

图5. 最糟糕情况下（输入和输出芯片直接承受电流时）ADuM4223的EOS电路。

另一种可能的最坏情况是对驱动器的主侧控制芯片施加过高的电源电压。推荐使用的最大输入电源电压为5.5 V。如果产生输入电压的DC-DC转换器失去调节能力，其输出电压就会增大。失去调节作用时，转换器的输出电压可以增大到一流DC-DC转换器的2到3倍。 ADuM4223 输入芯片承受的功率有限，电阻、功率开关、电感等其他设备都和往常一样在其各自的位置。这些器件会阻碍电流流入控制芯片。为了真实模拟DC-DC转换器故障，选择采用15 V、1.5 A限流值的电源电压。

实验结果
! C; Q2 B, C3 F; z% d8 |
5 D0 }, f1 G1 Y# V, [$ w2 ?  O1 V

表1给出了使用图3、图4和图5中的电路实施过载测试的结果。为了确定保护电路的作用，针对每个MOSFET/IGBT功率开关类型实施了两次测试。在9、10和11的最坏情况测试中，使用了机械开关S1和S2。

; c- x. C- e  j# T* d, h

表1. 不同功率开关及不同损坏条件下的破坏性试验

Test	ADuM4223	Dr. #	U/V	Rg	Dz	Result	Ed/mJ	Comments	Switch	Circuit
1	1	B	385	4.7	No	损坏	8.5		FDP5N50	图 3
2	1	A	385	2 × 2.2	16	未损坏	3.5		FDP5N50	图 3
3	2	A	385	2 × 2.2	16	损坏	! G  s3 Y! f; H- C0 l' \	Rg, DZ 无问题	2xFDP5N50	图 3
4	2	B	385	12	16	未损坏	9 W7 D7 r- a$ w2 j		2xFDP5N50	图 3
5	2	B	385	4.7	16	未损坏	0.5		spw24N60C3	图 3
6	2	B	385	3.9	No	未损坏	1 B* f7 O% T: D$ \6 ^		spw24N60C3	图 3
7	2	B	750	4.7	16	未损坏	20	Rg损坏，DZ没问题	ixgp20n100	图 3
8	2	B	750	4.7	No	损坏	25	Rg 损坏	ixgp20n100	图 3
9	1	A	150	4.7	No	损坏	8 Z, C& F( X; m& s5 z, I3 Y	Rg 损坏	开关 S2	图 4
10	3	A	750	0	No	损坏		最坏情况的输出芯片	开关 S1	图 5
11	4	Input	15	0	No	损坏	6 ^  z5 i  {4 k+ D' I	最坏情况的输入芯片	开关 S2	图 5

9 H$ p/ R/ u8 N( j3 N! Y. y

一般情况下，齐纳二极管可以帮助保护驱动电路，如表所示（对比试验1和试验2）。但是当栅极电阻的值过小时，尽管采用了齐纳二极管，驱动器仍然会损坏（对比试验3和试验4）。

6 Z' l# G. I4 S2 G* i; n6 D

通过对比试验2和试验3，以及试验3和试验4，可以估算出损害驱动器的电流。通过试验5和6可以得出一个非常有趣的结论：与功率等级相同的IGBT相比，超结MOSFET似乎能显著降低流入栅极驱动器的功率水平。试验9、10和11（未限制流入控制和驱动器芯片的电流）的目的是研究最坏情况下的隔离栅耐受性。

4 m3 K1 \0 {" i" r/ s) @8 L2 o

MOSFET和IGBT的不同破坏表现
8 |' l  T) M% a) p

破坏性试验展示了功率开关受损时的各种波形。图6所示的是超结MOSFET的波形。接通电路和芯片损坏之间的时间间隔 大约是100μs。只有非常有限的电流流入驱动器芯片，需承受过载情况。在相同的试验条件下，标准MOSFET产生的栅极电流和过压明显更高，导致驱动器损坏，如图7所示。

图6. 损坏SPW2460C3生成的波形图；未发现驱动器损坏情况。

* d( u- q6 n7 |9 x* H+ j

; W$ ]' `. x: J

图7. 损坏2xFDP5N50（并联）生成的波形图；栅级驱动器出现故障。

# w9 G% p( s/ M' A9 N芯片损坏分析
) o, H) X0 {& a2 `5 q$ g
7 o! D* D8 H7 g5 m: @

部分栅级驱动器封装针对不同开关和不同测试条件，其芯片损坏情况相似。图8所示为试验8中基于P-MOSFET输出驱动级的损伤情况（表1）。在体电压为750 V时试验导致IGBT爆炸，以及限流器件Rg和DZ损坏；但是，只能看见引脚VDDA的线焊位置附近小范围熔化。在损坏阶段，栅级过电流通过内置的P-MOSFET二极管流入 100 μF 电容。由于过电流，线焊附近区域熔化。驱动器芯片没有进一步损坏，控制芯片也没有出现进一步的隔离损坏。图9所示为试验9过程中的熔融区域，其中直接将150 V高压施加于驱动器芯片。控制芯片的电隔离通过了本次极端过载试验。

图8. 栅级驱动器芯片照片，展示了试验8期间的损坏位置 (ADuM4223 #1)。只有输出芯片表面有一小块烧坏。未发现隔离栅受损。

图9. 栅级驱动器芯片照片，展示了试验9期间的损坏位置 (ADuM4223 #2)。极端电气过载未能损坏控制芯片。未发现隔离栅受损。

. i. d8 y6 n. ]3 z

由于驱动电路中将消耗高功率，因此通过开关S1（图5）将750 V直接施加于输出芯片代表最差情况。相比图9中的损坏，图10中所示的芯片照片显示了大面积驱动电路烧坏，而超功率受限于栅极电阻。

% C- ^8 P4 z! h! R

+ W9 H. @" j+ x4 R3 o; k

图10. 栅级驱动器芯片照片，展示了试验10期间的损坏位置。输出驱动器施加超高功率损坏了电路；大面积烧坏。但是，隔离栅未受损。

主侧最坏的情况展示的是对控制芯片施加超高电源电压的情况。因此，在试验11中，对VDD1引脚施加了15 V电源电压（图5），这明显超过了7.0 V绝对最大额定值。图11中的照片显示了VDD1引脚附近芯片有部分烧坏。

' `; T7 p4 v( E  w

" R  q* s/ m' j: N- x

图11. 输入控制芯片照片，展示了试验11期间的损坏位置。施加于电路中的电流在VDD1引脚周围造成了小范围损坏。未发现隔离栅受损。

$ e. U7 E& j- g/ [5 h, x

结论

针对功率开关的破坏性试验不会影响集成式栅级驱动器ADuM4223/ADuM3223的隔离栅耐受性。即使驱动器由于过多的电流流入输出芯片而损坏，也只是局部小范围烧坏。多余的电流通过P-MOS驱动晶体管流入隔直电容。因此，只有P-MOS区域出现熔化。

ADuM4223/ADuM3223的芯片配置不允许熔融区扩散到控制芯片，其中包括电气隔离信号变压器。为了限制流入驱动器输出的电流，可以使用齐纳二极管。齐纳二极管与适当的栅极电阻结合使用，在功率开关损坏时可以起到保护栅极驱动器的作用。可以设计使用栅极电阻来管理正常工作期间的功耗，并在功率开关损坏时将驱动器与其隔离开来。当芯片上直接施加高压时，栅级电阻起保险丝的作用。电阻会控制芯片损坏程度，将其控制在输出功率开关周围的小范围内。

在最坏的情况下，对输出芯片施加高功率时，驱动器输出引脚附近会出现小范围损坏。这个试验不会影响隔离的耐受性能。主侧在最坏情况下，当电源电压明显高于绝对最大额定值时，电源电压引脚周围会出现小范围损坏。在所有电气过载试验中，都未出现隔离功能减弱的迹象。随后实施的高压隔离试验验证了电微隔离的耐受性能。适当的芯片结构以及驱动器封装内部的芯片配置，可以避免击穿电压扩散到微变压器的高压隔离层。

ccapsemi

好资料。谢谢分享！