电容在电源设计中的不可或缺

冬1988

电源往往是我们在电路设计过程中最容易忽略的环节。其实，作为一款优秀的设计，电源设计应当是很重要的，它很大程度影响了整个系统的性能和成本。

　　这里，只介绍一下电路板电源设计中的电容使用情况。这往往又是电源设计中最容易被忽略的地方。很多人搞ARM，搞DSP，搞FPGA，乍一看似乎搞的很高深，但未必有能力为自己的系统提供一套廉价可靠的电源方案。这也是我们国产电子产品功能丰富而性能差的一个主要原因。

　　1 电容的重要参数

　　好了，言归正转，先跟大家介绍一下电容。首先对电容品牌有一个大概的了解，市面上的国产电容有三环电容、风华电容等品牌，台企龙头YAGEO电容（即国巨电容），以及国外进口品牌如TDK电容、SAMSUNG电容和MURATA电容都是比较知名的品牌。

　　大家对电容的概念大多还停留在理想的电容阶段，一般认为电容就是一个C。却不知道电容还有很多重要的参数，也不知道一个1uF的瓷片电容和一个1uF的铝电解电容有什么不同。

　　实际的电容可以等效成下面的电路形式：

　　C:电容容值。一般是指在1kHz，1V等效AC电压，直流偏压为0V情况下测到的，不过也可有很多电容测量的环境不同。但有一点需注意，电容值C本身是会随环境发生改变的。

　　ESL：电容等效串联电感。电容的管脚是存在电感的。在低频应用时感抗较小，所以可以不考虑。当频率较高时，就要考虑这个电感了。举个例子，一个0805封装的0.1uF贴片电容，每管脚电感1.2nH,那么ESL是2.4nH,可以算一下C和ESL的谐振频率为10MHz左右，当频率高于10MHz，则电容体现为电感特性。

　　ESR:电容等效串联电阻。无论哪种电容都会有一个等效串联电阻，当电容工作在谐振点频率时，电容的容抗和感抗大小相等，于是等效成一个电阻，这个电阻就是ESR。因电容结构不同而有很大差异。铝电解电容ESR一般由几百毫欧到几欧，瓷片电容一般为几十毫欧，钽电容介于铝电解电容和瓷片电容之间。

　　下面我们看一些X7R材质瓷片电容的频率特性：

　　当然，电容相关的参数还有很多，不过，设计中最重要的还是C和ESR。

下面简单介绍一下我们常用到的三种电容：铝电解电容，瓷片电容和钽电容。

　　1）铝电容是由铝箔刻槽氧化后再夹绝缘层卷制，然后再浸电解质液制成的，其原理是化学原理，电容充放电靠的是化学反应，电容对信号的响应速度受电解质中带电离子的移动速度限制，一般都应用在频率较低（1M以下）的滤波场合，ESR主要为铝萡电阻和电解液等效电阻的和，值比较大。铝电容的电解液会逐渐挥发而导致电容减小甚至失效，随温度升高挥发速度加快。温度每升高10度，电解电容的寿命会减半。如果电容在室温27度时能使用10000小时的话，57度的环境下只能使用1250小时。所以铝电解电容尽量不要太靠近热源。

　　2）瓷片电容存放电靠的是物理反应，因而具有很高的响应速度，可以应用到上G的场合。不过，瓷片电容因为介质不同，也呈现很大的差异。性能最好的是C0G材质的电容，温度系数小，不过材质介电常数小，所以容值不可能做太大。而性能最差的是Z5U/Y5V材质，这种材质介电常数大，所以容值能做到几十微法。但是这种材质受温度影响和直流偏压（直流电压会致使材质极化，使电容量减小）影响很严重。下面我们看一下C0G、X5R、Y5V三种材质电容受环境温度和直流工作电压的影响。

　　可以看到C0G的容值基本不随温度变化，X5R稳定性稍差些，而Y5V材质在60度时，容量变为标称值的50%。

　　可以看到50V耐压的Y5V瓷片电容在应用在30V时，容量只有标称值的30%。

　　陶瓷电容有一个很大的缺点，就是易碎。所以需要避免磕碰，尽量远离电路板易发生形变的地方。

　　3）钽电容无论是原理和结构都像一个电池。下面是钽电容的内部结构示意图：

　　钽电容拥有体积小、容量大、速度快、ESR低等优势，价格也比较高。决定钽电容容量和耐压的是原材料钽粉颗粒的大小。颗粒越细可以得到越大的电容，而如果想得到较大的耐压就需要较厚的Ta2O5，这就要求使用颗粒大些的钽粉。所以体积相同要想获得耐压高而又容量大的钽电容难度很大。钽电容需引起注意的另一个地方是：钽电容比较容易击穿而呈短路特性，抗浪涌能力差。很可能由于一个大的瞬间电流导致电容烧毁而形成短路。这在使用超大容量钽电容时需考虑（比如1000uF钽电容）。

　　从上面可以了解到不同的电容有不同的应用场合，并不是价格越高越好。

　　2 电源设计中电容的作用

　　在电源设计应用中，电容主要 用于滤波（filter）和退耦/旁路（decoupling/bypass）。

　　滤波主要指滤除外来噪声，而退耦/旁路（一种，以旁路的形式达到退耦效果，以后用“退耦”代替）是减小局部电路对外的噪声干扰。很多人容易把两者搞混。下面我们看一个电路结构：

　　图中开关电源为A和B供电。电流经C1后再经过一段PCB走线（暂等效为一个电感，实际用电磁波理论分析这种等效是有误的，但为方便理解，仍采用这种等效方式。）分开两路分别供给A和B。开关电源出来的纹波比较大，于是我们使用C1对电源进行滤波，为A和B提供稳定的电压。C1需要尽可能的靠近电源放置。C2和C3均为旁路电容，起退耦作用。当A在某一瞬间需要一个很大的电流时，如果没有C2和C3，那么会因为线路电感的原因A端的电压会变低，而B端电压同样受A端电压影响而降低，于是局部电路A的电流变化引起了局部电路B的电源电压，从而对B电路的信号产生影响。同样，B的电流变化也会对A形成干扰。这就是“共路耦合干扰”。

　　增加了C2后，局部电路再需要一个瞬间的大电流的时候，电容C2可以为A暂时提供电流，即使共路部分电感存在，A端电压不会下降太多。对B的影响也会减小很多。于是通过电流旁路起到了退耦的作用。

　　一般滤波主要使用大容量电容，对速度要求不是很快，但对电容值要求较大。一般使用铝电解电容。浪涌电流较小的情况下，使用钽电容代替铝电解电容效果会更好一些。从上面的例子我们可以知道，作为退耦的电容，必需有很快的响应速度才能达到效果。如果图中的局部电路A是指一个芯片的话，那么退耦电容要用瓷片电容，而且电容尽可能靠近芯片的电源引脚。而如果“局部电路A”是指一个功能模块的话，可以使用瓷片电容，如果容量不够也可以使用钽电容或铝电解电容（前提是功能模块中各芯片都有了退耦电容-瓷片电容）。

　　滤波电容的容量往往都可以从开关电源芯片的数据手册里找到计算公式。如果滤波电路同时使用电解电容、钽电容和瓷片电容的话，把电解电容放的离开关电源最近，这样能保护钽电容。瓷片电容放在钽电容后面。这样可以获得最好的滤波效果。

　　退耦电容需要满足两个要求，一个是容量需求，另一个是ESR需求。也就是说一个0.1uF的电容退耦效果也许不如两个0.01uF电容效果好。而且，0.01uF电容在较高频段有更低的阻抗，在这些频段内如果一个0.01uF电容能达到容量需求，那么它将比0.1uF电容拥有更好的退耦效果。

　　很多管脚较多的高速芯片设计指导手册会给出电源设计对退耦电容的要求，比如一款500多脚的BGA封装要求3.3V电源至少有30个瓷片电容，还要有几个大电容，总容量要200uF以上。

输入电容

输入电容纹波电流有效值计算

相信很多人都知道Buck电路中输入电容纹波电流有效值，在连续工作模式下可以用以下公式来计算：

, \( z2 \! Y9 R

然而，相信也有很多人并不一定知道上面的计算公式是如何推导出来的，下文将完成这一过程。我曾经在我写的华为内部的培训资料《电源是怎样炼成的》里面，也没有充分的描述清楚。也很多朋友通过这个材料跟我探讨过这这个问题。

. n/ C* l: F2 N2 ?/ i% w

众所周知，在BuckConverter电路中Q1的电流（IQ1）波形基本如图1所示：0～DTs期间为一半梯形，DTs～Ts期间为零。当0～DT期间Iq1 ⊿I足够小时（不考虑输出电流纹波的影响），则Iq1波形为近似为一个高为Io、宽为DTs的矩形，则有：

0 `+ @- I7 x5 b9 `, O' a. q

Iin=(Vo/Vin)*Io＝DIo     （Iin，只要Cin容量足够大，则在整个周期中是基本恒定的；按照能量守恒定律：Pin≈Pout）

Icin＝Iq1-Iin

对Icin 的表达式可以这样理解：在Q1导通期间输入端和输入电容共同向输出端提供电流，因此输入电容电流等于Q1电流减去输入端电流；在Q1关断期间输入端对电容充电，以补充在Q1导通期间所泄掉的电荷，而此时电流方向与所定义的正向是相反的，所以有Icin＝－DIo根据有效值的定义.

不难得出输入电容的纹波电流有效值Icin.rms的计算公式：

有效值定义：有效值(Effectivevalue)在相同的电阻上分别通以直流电流和交流电流，经过一个交流周期的时间，如果它们在电阻上所消耗的电能相等的话，则把该直流电流（电压）的大小作为交流电流（电压）的有效值，正弦电流（电压）的有效值等于其最大值（幅值）的1/√2，约0.707倍。

在正弦交流电流电中根据热等效原理，定义电流和电压的有效值为其瞬时值在一个周期内的方均根值。

输出电容

, Y$ r, G9 b0 Z$ v

1、 设定开关工作频率：f=60kHz，输出电流Io=1A；根据变压器，输入、输出电压求实际最大占空比Dmax=0.457；

2、 计算Toff、Ton：

　　Toff=1/f*(1-Dmax)=9.05   Ton=1/f*Dmax=7.62

去耦电容的选择

在高速时钟电路中，尤其要注意元件的RF去耦问题。究其原因，主要是因为元件会把一部分能量耦合到电源/地系统之中。这些能量以共模或差模RF的形式传播到其他部件中。陶瓷片电容需要比时钟电路要求的自激频率更大的频率，这样可选择一个自激频率在10～30 MHz，边沿速率是2 ns或者更小的电容。同理可知，由于许多PCB的自激范围是200～400 MHz，当把PCB结构看做一个大电容时，可以选用适当的去耦电容，增强EMI的抑制。我们知道由于引线中不可避免存在较小电感，表面安装元件具有更高的（大约两个数量级）自激频率。

　　铝电解电容不适用于高频去耦，主要用于电源或电力系统的滤波。

　　由实际经验可知，选择不同去耦电容的依据，通常是根据时钟或处理器的第一谐波来选择。但是，町电流是由3次或5次谐波产生的，此时就应该考虑这些谐波，采用较大的分立电容去耦。在达到200～300 MHz以上频率的电流工作状态后，0.1μF与0.01μF并联的去耦电容由于感性太强，转换速度缓慢，不能提供满足需要的充电电流。

　　在PCB上放置元件时，必须提供对高频RF的去耦。必须确保所选去耦电容能满足可能的要求。考虑自激频率的时候需要考虑对重要谐波的抑制，一般考虑到时钟的5次谐波。以上这些要点对高速时钟电路尤为重要。

　　选择去耦电容的关键是计算所用电容的容值大小，这里向大家介绍常在高速电路里使用的波形法。

　　如图1所示，逻辑状态由0转换到1，实际的时钟边沿速率发生了变化。虽然切换位置仍然保持不变，但t1、t2，已改变，这是因为电容充、放电使信号边沿变化变缓的原因。

) B/ D% G) k! O% D8 J: H

利用表的公式可以计算图1中的时钟边沿变化率。在设计时要注意的是，必须确保最慢的边沿变化率不会影响其工作性能。

　　傅里叶分析可以从时域到频域对信号进行分析。在射频（RF）频谱分布中，射频能量随频率下降而减少，从而改善了电磁干扰（EMI）的性能。

在计算去耦电容之前，需要先画出戴维宁等效电路。总的阻抗值等于电路中两个电阻的并联。假定图2所示的戴维宁等效电路中，ZＳ＝150Ω，ZL＝1.0 kΩ，那么

8 ~9 d+ k4 v# X$ Y0 T　　图2  戴维宁等效电路

　　方法一：在已知时钟信号的边沿速率时，用式（5－9）来计算。
0 }$ S8 }+ o6 t" Z; M. O

其中，当信号的边沿速率tr，单位为ns时，电容最大值Cmax，单位为nF；当tr，单位为ps时，Cmax，单位为pF；R1为网络的总电阻，单位为Ω。

　　由式（5－9）可知，必须选择适当的电容，使当tr＝3.3RC时满足信号上升/下降沿的需要。选择不当会引起基线漂移。这里的基线就是判断逻辑1或0的稳态电平。3.3是时间常数，其3倍等于一个上升时间。
- j$ A; L( a7 U( k" z3 j1 V3 E. u  例：（1）如果设计信号的边沿速率为10 ns，电路等效阻抗为130Ω，计算最大电容值为

　　 （2）某信号上、下沿均为8.33ns：频率为80MHz；R为典型的TTL巴参数33Ω；则tr＝tf＝3.3 ns（为上、下沿的1/4）。计算最大电容值为

. O1 K( d3 |, V6 f7 I1 h9 u$ j% H 　　方法二：首先决定所要滤除的最高频率，然后用式（5－10）获得在最小信号畸变情况下的最大电容值。

　　例：在Rt＝130Ω的情况下，滤除一个50MHz的信号，在忽略源内阻Zc时，求Cmin。

　　在使用去耦旁路电容时，需要考虑以下几点：

　　· 使电容的引线最短，线路电感最小。

　　· 选择适合的额定电压和介电常数的电容。

　　· 如果边沿速率的畸变容许3倍于C的大小，应使用大一级的电容标称值。

　　· 电容安装好后，必须检查是否工作正常。

　　· 太大的电容会导致信号的过大畸变。

5 L% L0 Z. G* ^9 G8 v. A8 d+ V

在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。

旁路防止其他器件通过输入信号干扰本器件，去耦电容是防止本器件干扰其他器件。

去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。从电路来说，总是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作，这就是耦合。

　　去耦电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。

　　去耦和旁路都可以看作滤波。去耦电容相当于电池，避免由于电流的突变而使电压下降，相当于滤纹波。具体容值可以根据电流的大小、期望的纹波大小、作用时间的大小来计算。去耦电容一般都很大，对更高频率的噪声，基本无效。旁路电容就是针对高频来的，也就是利用了电容的频率阻抗特性。电容一般都可以看成一个RLC串联模型。在某个频率，会发生谐振，此时电容的阻抗就等于其ESR。如果看电容的频率阻抗曲线图，就会发现一般都是一个V形的曲线。具体曲线与电容的介质有关，所以选择旁路电容还要考虑电容的介质，一个比较保险的方法就是多并几个电容。

相关作用

去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

: ?6 @: ^# h% v2 a0 @

Ukey

电容在电源设计中作用不可或缺

xhz21906

电源设计中太重要了