【EDA365首届PCB设计大赛】之【68号作品】

kakala

对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回来测试稳定性如何，如果OK，后面做项目时可以考虑这么做咯

花花999

好作品，必须得支持！

夜将白

支持支持支持

小奶猫

支持

457958672

kakala 发表于 2019-11-29 11:22
对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

( r8 Z- o6 ~/ J# n4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去
6 j3 p. {6 B" u8 V: y  b0 n

Colbyzn

支持

Colbyzn

支持，支持

爱在边缘

支持
, E% Q% l; t* l* g/ _8 x

Shaosiyu333

457958672 发表于 2019-11-29 14:17:37
[quote]kakala 发表于 2019-11-29 11:22
对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

, C0 W" x# t' y, C$ s4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去
[/quote]
. D  l  g/ R& Y& R8 t0 c9 p5 v
; k' r0 G  E1 V  a' ?- A是的 应该包地的 直接同层参考就好了 想的少了 多谢大神指教～
' u  e4 j" C$ w! g; d
$ v( f0 O0 p4 j$ }1 p; e

kakala

457958672 发表于 2019-11-29 14:17
4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

谢谢分享经验
/ Y* ~' m% E/ W# g, t, [0 N) X

王小白

支持

457958672

支持！支持！支持！

457958672

Shaosiyu333 发表于 2019-11-29 14:42
4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

/ h3 _( U1 e3 F( ]原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
/ }5 A/ w; G& d8 k7 J; U* V

长念

支持支持支持

Shaosiyu333

457958672 发表于 2019-11-29 16:09:39
[quote]Shaosiyu333 发表于 2019-11-29 14:42
4 {. ~* Z' @6 }/ C& a4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

  }. r; v' Z1 a: P原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
[/quote]
9 C5 `3 A5 Q+ T. A4 I
唉～抠抠嗖嗖公司出来的 成本抓的严啊～不过跟大神学到了 嘻嘻

/ a0 |; E' H7 b5 q