【EDA365首届PCB设计大赛】之【68号作品】

kakala

对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回来测试稳定性如何，如果OK，后面做项目时可以考虑这么做咯

花花999

好作品，必须得支持！

夜将白

支持支持支持

小奶猫

支持

457958672

kakala 发表于 2019-11-29 11:22
对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

" X4 c9 R- C0 R5 a8 b2 X$ f4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去

Colbyzn

支持

Colbyzn

支持，支持

爱在边缘

支持
( ?1 Z4 N. P& d8 s6 T4 |! X* h

Shaosiyu333

457958672 发表于 2019-11-29 14:17:37
7 U  s* m+ e8 w[quote]kakala 发表于 2019-11-29 11:22
对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去
[/quote]

是的 应该包地的 直接同层参考就好了 想的少了 多谢大神指教～

7 }' s, U  s% O

kakala

457958672 发表于 2019-11-29 14:17
$ }  M" x. m5 F+ k2 k% W- i6 A4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

谢谢分享经验
0 W$ S9 Q; t9 K4 z  K2 ~$ f

王小白

支持

457958672

支持！支持！支持！

457958672

Shaosiyu333 发表于 2019-11-29 14:42
4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
7 |5 {/ K# m0 r! S5 T5 Q

长念

支持支持支持

Shaosiyu333

457958672 发表于 2019-11-29 16:09:39
) y  A# }/ ~. z! m' r9 p8 b$ p2 Q. [[quote]Shaosiyu333 发表于 2019-11-29 14:42
4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

3 L2 z/ H- f8 w! S1 r原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
, G! y' w# o2 \5 q# w[/quote]
/ e; E) |: r0 k* Z  ~" l5 O
唉～抠抠嗖嗖公司出来的 成本抓的严啊～不过跟大神学到了 嘻嘻
4 ^: e& ^) `* P$ u