【EDA365首届PCB设计大赛】之【68号作品】

kakala

对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回来测试稳定性如何，如果OK，后面做项目时可以考虑这么做咯

花花999

好作品，必须得支持！

夜将白

支持支持支持

小奶猫

支持

457958672

kakala 发表于 2019-11-29 11:22
0 T( p, `: l' ~  q) p. c2 M8 Q6 L对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

- t5 b$ d7 s% [2 L2 a- }0 f4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去

Colbyzn

支持

Colbyzn

支持，支持

爱在边缘

支持
/ ^0 p2 [: W! z1 J9 _/ o& Z: y7 p

Shaosiyu333

457958672 发表于 2019-11-29 14:17:37
; d, f9 n. {+ v3 z3 t[quote]kakala 发表于 2019-11-29 11:22
: r# a) e7 L/ V1 g7 s2 B  q  I对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去
[/quote]
$ @0 @. y5 C2 ^
是的 应该包地的 直接同层参考就好了 想的少了 多谢大神指教～

- D5 X, n! I7 N

kakala

457958672 发表于 2019-11-29 14:17
4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

' Y2 q2 E2 f7 m  }/ \- ?: w- V谢谢分享经验

王小白

支持

457958672

支持！支持！支持！

457958672

Shaosiyu333 发表于 2019-11-29 14:42
3 D  i5 w: E& i' T( g! [: H4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
  j) R' t! ^& Z: A: i/ Z, [. W: `" c

长念

支持支持支持

Shaosiyu333

457958672 发表于 2019-11-29 16:09:39
5 R7 e) b; E- Z. X9 a[quote]Shaosiyu333 发表于 2019-11-29 14:42
4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

* G- F4 ^3 J+ I原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
[/quote]
% n8 j# p2 r4 j6 i- R
* E2 u. W. I3 r% `唉～抠抠嗖嗖公司出来的 成本抓的严啊～不过跟大神学到了 嘻嘻