找回密码
 注册
关于网站域名变更的通知
查看: 194|回复: 2
打印 上一主题 下一主题

DDC滤波器设计及FPGA实现

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-10-29 13:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
软件无线电的思想是使宽带All)和1)/A转换器尽可能 党近夭线.构造通用硬件平白、' n! W( p9 d) e$ B4 R
将各种劝能.如工作领段、调 制解调、通信协议等用软件完成:但是受硬件发展$ n9 }% U; H4 ^- p
水平的限 制直接射频采样目前还有一定困谁所以首选方案是在中 频对模拟信号数  k6 [" }" T% u) O' n9 S2 O. }
字化。尽管如此.中领部分的采样率仍然比 较高.而实际包含信息的甚带信号往
; w$ w. Y, F: C8 U往带宽较窄,因此需耍 先进行下变颇处理再使用DSP软件模块处理基带数据。而 ! @6 }' V) _" d; r# v
下变频中的降速则是由抽取滤I电系统来实现的。因而抽取 滤波系统的设计是下变
- W* P& _9 E0 n- Y" Z' y0 B0 e频中的一个重耍环节。通过积分 (CIC)梳状滤i皮器.半带(HB,滤波器和FIR滤波器
* g& i  f9 s& {: `级联的方 式的抽取滤波更容易实现。
- ], m' h5 W3 x' R+ t1 E4 ]: }2 V5 D! M* L9 s

$ Q% N: ~% b& X7 c4 b& V
游客,如果您要查看本帖隐藏内容请回复
6 i3 P  ?, y7 D2 `) Q- u/ j
: ]& X6 Q9 P; D2 V

- R* @0 d( y/ i2 z9 ~
6 ~- `3 x& U5 o3 v

该用户从未签到

3#
发表于 2019-10-29 20:35 | 只看该作者
DDC滤波器设计及FPGA实现
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-20 21:13 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表