关于上/下拉电阻的一点小疑问

weign

如图1所示,这是一个输入到IC的电路。该IC工作电压为3.3V，工作电流11.5毫安

1 Y7 i, X7 Z  e# K' {R5应该是起下拉作用,也可以说是并联分流（不知道表述是否正确）,那么R4的作用是什么呢？避免杂讯影响电源？如果是,为什么取值为100欧姆？
+ a# B, ~2 C  v  [6 M
- X0 W& E! z! M5 P# D

再如图2,这是一个cpld（工作电压3.3V、输出电流20ma~30ma）的输出,经100欧电阻后,去驱动另一个模块(该模块对电流没有明确要求,电压要求为5V)。CPLD在综合的时候把该管脚设置成LVTTL了。为什么是100欧呢?小弟觉得好像不合理,但实际上它是能正常工作的...理解不通~


欢迎大家拍砖!

zyunfei

1中你用的是100还是10啊？！用20以下的比较多见！呵呵，我的见解是起到限流稳压作用，也有说是起到一个保险的作用，还有说是起到一个匹配的作用，这类的接法在国外的电路中常见
2中的100是对的，那是匹配电阻防振铃，距离不是很远可以不加的，我同事说是CPLD设计中是为了保护IO口

weign

6 y5 x/ x! z9 X+ a0 x
" t; Q; n8 T6 c6 ~5 D2# zyunfei
: V& j9 R2 [' j! E/ x
* |8 Q4 p0 N- n* V! Z的确是国外的电路...不愧是高手!一眼就看出来了!
! |: o* P: v8 ^! L  V# N
1中所用的是100欧

( W; e4 i" w) U: S% A2 h! i( P2中能告诉我为什么阻值要选择100欧吗?为什么不是更大的500欧或者更小10欧呢?

weign

( v, f6 r8 V+ K再补充一个问题:我同事用Winter 09 sp3的版本,结果原理图差分线设置老是出现Missing Negative Net for Differernt Pair错误...

% r# P: G% H; K而在我的Summer 08　版本上面,同样设置却不会出现问题...什么原因呢?
4 _3 _9 e$ d2 [; k2 X

该问题已解决...重装了一次系统就好了...

nichicon

3# weign
$ w1 Q# {. `# k& n; ?要看负载电流的,电阻取大了,电源电压消耗在电阻上面太多会影响电路的正常工作,取小了,效果不明显.

weign

5# nichicon

有没有具体的计算公式呢?或者说能不能举一个简单的例子?

nichicon

根据负载所消耗的电流去计算,一般接电阻这样做法都是出现在IC的供电引脚上,我一般都是用I=U/R来进行计算.

zyunfei

2# zyunfei
1 t4 V: I; L% ^  ^2 I7 J- k1 _
的确是国外的电路...不愧是高手!一眼就看出来了!
+ g9 V2 o6 Y  ]; k; K' G; w
1中所用的是100欧
9 {& B0 Q8 S8 [& W5 k# Q: f
2 Y9 J0 f' Y. h1 L; M+ k7 T6 Z1 E7 l2中能告诉我为什么阻值要选择100欧吗?为什么不是更大的500欧或者更小10欧呢?
  i' g  R/ Y7 ?9 n' wweign 发表于 2009-7-27 16:42

1 中用100欧的没有见到过，用几十的十几的比较多！
5 ]6 {, l; v' G8 x% p  t7 q2 中是一个阻抗匹配的问题,在CPLD芯片的介绍里面有的还有就是你可以通过仿真，得到最佳的电阻值

zhaizhengw

版主真有柴！

weign

7# nichicon
# r; {; z) }0 A, O
3 g$ ?9 n% k, ]这不是电源引脚...普通IO口而已...

zyunfei

7# nichicon  
% |# ]1 H5 i' V6 l& |4 A9 @- I
; z; W3 ?9 [+ e% c" M+ l* p这不是电源引脚...普通IO口而已...
weign 发表于 2009-7-29 17:09

4 r% O6 P. {% Y! V) E$ x# X1中不是电源？？？？

weign

11# zyunfei

8 l( y' n8 [1 E  e7 o搞混了...小弟说的是2中那个脚不是电源引脚...

1中的确是个电源经两个电阻后输入到IO内,可是说是个信号...

孤独求胜

luguo