找回密码
 注册
关于网站域名变更的通知
查看: 277|回复: 2
打印 上一主题 下一主题

FPGA的SDRAM控制器设计

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-10-16 09:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA的SDRAM控制器设计
7 ?' w: b. e; y  b) i5 |& g4 A3 O- d
2 o  n7 L, ^' M
SDRAM 的特点是大容量和高速度。 其单片容量 可达 256 M 或更高 , 工作速度可达 100~ 200 M H 以上 , 但是其控制方式比 EDO /FPDRAM 复杂得多。 目 前 , 许多嵌 入式设备 的大容量 存储器都采 用 SDRAM 来实现。 在设计中采用 SDRAM 存储器时 , 大多都是用专用芯片完成其控制电路。 但是 , 当我们 对 SDRAM 存储器进行特殊应用时 , 就需要自己设计控制电路了。
% `$ m9 ]; }. J4 c. k; a1 E. J
游客,如果您要查看本帖隐藏内容请回复

$ e; }, G9 q5 q% z  ~& Q/ J
& c$ n6 h" E; ^& d4 a, d# @
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-31 15:22 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表