|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一、概述
0 t6 u* t( w N& `" f0 |7 H. H4 ~4 ~2 l7 A8 O5 a& Q
本设计的设计流程如图所示9 }& ?# M+ f( b: ~5 Z
" @# W: B" c! ]. E! K
1 主核创建messageQ(master)" E4 U0 z+ g% M
( c7 g/ y) w% v* Y. n2 发送起始标志信号至FPGA(nwrite); O8 M7 M X8 y) k' H
& H2 N+ @4 U- s2 Y! F% B6 B
3 FPGA收到信号之后，通过SWRITE的方式向DSP写数据! m; T' y! O$ H; q. l& l* E
) {* ~; c2 z6 |0 s4 FPGA写完数据之后，发送doorbell，触发DSP doorbell中断" i! y+ r+ k: U+ ~
4 p T4 o) T- O, A
5 在doorbell中断中释放信号量 开始进行数据处理1 ]+ z' X% D% ~: U2 ?$ V
, S1 @4 {. M. e' k5 U6 DSP打开从核创建的messageQ(slave) 并将各自需要的数据通过messageQ发送给各个从核2 A! }2 c4 v, a* h
- \* }8 V% \' u1 y
7 从核接收主核发送来的messageQ(slave) 进行数据处理$ f4 A8 i" s& o" H# q4 l( m
7 }& I5 g* L% n( {: J0 Q1 ~8 处理完毕之后 发送messageQ(master)至主核3 d# ?. ]/ V c4 { r
% w9 `9 k4 g9 r, J& o9 主核接收到从核发送的messageQ(slave)之后，通过SWRITE的方式发送数据至FPGA
/ a( y1 I# s0 n6 W: C- Q! K: T5 s$ _
6 {+ Q5 a; g1 W- N+ S/ _
% q) l6 i e% L! ^& t3 ~0 ]
+ L- s" z/ M2 d# O |
|
/1 
发表于 2019-10-15 13:59
收藏
淘帖
支持！
反对！