本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA的全场景试验系统主时钟终端频率校准方法
返回列表 发新帖
查看: 282|回复: 3
打印 上一主题 下一主题

FPGA的全场景试验系统主时钟终端频率校准方法

[复制链接]
Ferrya
  • TA的每日心情
    开心
    2019-11-20 15:00

    • 签到天数: 2 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2019-10-15 13:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    FPGA的全场景试验系统主时钟终端频率校准方法

    - Z3 M& r" c5 M+ _8 K" l: a
    - a1 e) I" S4 n" F" L8 w文中提出了一种简单有效的恒温晶振校准方法。该方法基于FPGA时间系统建立的原理,通过TDC(时间数字转换器)测得的恒温晶振与gps秒脉冲之间的周期偏差值,修改FPGA内部计数器的周期计数值,达到校准主时钟频率的目的。
    - v* |$ \+ E# I* i5 d; Y9 C% |  A6 q+ y4 E9 o/ A
    游客，如果您要查看本帖隐藏内容请回复

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    headster123

    该用户从未签到
    2#
    发表于 2019-10-15 15:15 | 只看该作者
    ADASDASDAS

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    雷北城

    该用户从未签到
    4#
    发表于 2022-6-2 15:55 | 只看该作者
    FPGA的全场景试验系统主时钟终端频率校准方法

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-26 15:47 , Processed in 0.109375 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表