本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › verilog语句哪位大神能给解释一下是什么意思啊
返回列表 发新帖
查看: 266|回复: 1
打印 上一主题 下一主题

verilog语句哪位大神能给解释一下是什么意思啊

[复制链接]
domenica

该用户从未签到
跳转到指定楼层
1#
发表于 2019-10-11 15:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
else IF(cnt==16'd162) begin
0 c9 J/ w9 x' [- h) P+ S; h: Y  U  clkout <=1'd1;! ?$ n; G1 I$ o# A6 V" T
  cnt<=cnt+16'd1;//每句话解释下什么意思' O9 _4 Q) o+ J  z) j

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
relchhiclty

该用户从未签到
2#
发表于 2019-10-11 18:46 | 只看该作者
如果cnt=162  W: a; }4 b3 D+ e9 e& T
给clkout赋值1  y; k/ g) A  A5 B$ q6 O
给cnt+1

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-20 17:47 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表