本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 请问如何用Verilog设计密勒码编码器？
返回列表 发新帖
查看: 224|回复: 2
打印 上一主题 下一主题

请问如何用Verilog设计密勒码编码器？

[复制链接]
uerriup
  • TA的每日心情
    难过
    2019-11-20 15:02

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2019-10-9 18:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    如何用Verilog设计密勒码编码器，求大神指教！
    . _1 M/ W1 U) `" R" o. H

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    xixihahaheihei

    该用户从未签到
    2#
    发表于 2019-10-9 19:20 | 只看该作者
    估计这个不会有人回复的，祝你好运

    点评

    helendcany
    为什么啊？？？  详情 回复 发表于 2019-10-9 19:51

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    helendcany

    该用户从未签到
    3#
    发表于 2019-10-9 19:51 | 只看该作者
    xixihahaheihei 发表于 2019-10-9 19:20; L4 ^. r7 J2 I! z1 Z1 v: `2 n) @
    估计这个不会有人回复的，祝你好运
    - ?% S  c: _$ S5 ?
    为什么啊？？？
    : t/ o+ o; z7 W* ~

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-18 14:34 , Processed in 0.140625 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表