TA的每日心情 | 开心 2019-11-19 15:19 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
+ ^( k' n6 D) ~& ^6 W r
1 G& ~( U0 a% v9 c2 x( ?) J
/ W5 S# l; @6 K0 ]6 z" ]针对FPGA芯片面积在设计值时,需要多种条件加以限制,多个条件来自于不同的编码方案,彼此之间缺少关联性,很难针对来自于不同编码方案的条件建立统一的优化模型,导致传统的单一面积优化模型得到的最优面积计算结果不准确。为了解决这一问题,在对并行FIR滤波器进行电路建模的基础上提出了一种芯片面积优化计算算法,对并行FIR滤波器的性能参数进行分析计算,通过设定融合性较高的约束阀值,快速地从CSD编码方案、DA方案和CSD-DA方案中选择出占用芯片面积最少的设计条件,保证条件最优融合。. S1 T$ Q6 v) F$ ^: B; Z+ P( }: ?
|
|