找回密码
 注册
关于网站域名变更的通知
查看: 602|回复: 0
打印 上一主题 下一主题

关于FPGA,你不得不知道的那些事

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-9-26 14:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
    FPGA(FieldProgrammableGateArray)译作中文为:现场可编程门阵列,也就是设计者可以在现场对可定制的数字逻辑进行编程的集成电路。
; r) k: Z3 a  ?# ]6 C2 S9 J
* T; n3 @9 E$ P+ v' X    1  ]7 o, f) t- f8 ~  `! N; U

" v. E! @; x0 X    什么是FPGA?
6 S7 \1 }6 y2 m7 i1 G8 F3 ]6 B+ C% f
    首先,如果你从未接触过FPGA(现场可编程门阵列),或者有过一点基础想要继续深入了解这个行业,在这个小节,我会向你介绍FPGA,并且向你解释FPGA都能解决什么问题,如何解决这些问题,并讨论如何将设计进行优化等等。
. t) ~9 q) N4 O2 q5 P8 L: g8 C* f! t% i3 c% h& I1 j: `
    在FPGA四个英文字母中,F代表着Field,即现场,那什么是现场呢?FPGA中的现场,是一种广义上的现场,既有指代产品所处之地,又体现的是FPGA的一种“即时性”;而P是Programmable,代表着可编程;G为Gate,门,也就是数字电路之中的逻辑门;A为Array,指由逻辑门组成的阵列。将四个英文单词组合,就是我们常说的现场可编程逻辑门阵列——FPGA。
% |: Q! C9 e, u0 e$ T% e4 \( P# w) l! o( q7 m
    与其他搭建硬件平台的方式相比,FPGA做了两件事,首先,它使你能够自由地搭建你需要的硬件平台,取代了从前使用ASIC(专用集成电路)时所不得不承担的长开发时间、高额开发经费以及设计风险,另外一点,相比于其它的硬件构成,它允许你构建你所需要的硬件而不需要ASIC,而且比采用微处理器内核更简单、快速、省电。
% `( J. u' {2 c) u# F  [. Z0 o- ^) g( b3 e$ l% q& n2 l3 ^
    2% o( }# B+ z4 z- M/ W  \; b

# Q/ i: P. W% t1 a! U/ r' U    我们为什么需要FPGA?9 f- m7 U/ A% P) J0 K
' e) i7 {% \: W: e( ]$ G, w/ v6 e
    ①编程自由度高
! r5 y- I0 H+ U5 U5 w5 g" u3 X0 ~! m' M* |
    FPGA貌似在数字世界里无所不能,它就像乐高的积木一样可以搭建各种不同的功能模块,实现你所希望的各种功能,当然,首先你必须掌握最基本的数字逻辑知识,学会一种用来构建各种功能的工具语言(在这里我们推荐广受欢迎的Verilog),再次你要动脑(考验的是你的逻辑思维是否清晰),一个优秀的建筑师的作品是在脑子里勾画出来的,而不是拿积木碰运气拼凑出来的。
* O( Z9 S$ n( s5 W. _2 J' Q" G/ p* H
    ②开发周期短:“现场可编程”
! C; U# G4 P) Y; |" Z/ F3 ?  C
: H9 t! r. z$ T9 z    FPGA可以使你去对产品进行“现场”编程,这使得调试周期缩短,产品也就能够迅速适应新的工艺标准。并且产品在已经在现场安装上了之后依然可以对其硬件进行直接配置,也就是我们所说的“现场可编程”。如果你能够对简单的逻辑门进行合理配置或者将你想要的硬件系统描述出来,你就能利用这些简单的逻辑做些更有意义的事情。而在你的技术还没有成熟时,FPGA允许你进行多变化的设计,并且在设计流程中不用承担高额的经费以及和一些不得不面对的设计风险。. a% U# q# i6 B9 i, Z8 g+ L8 g7 T
4 K  G6 f8 O) W/ M
    ③高速, {* x3 P$ V& C  t
9 S( I& |* Z0 Y7 n. @* t) L  C
    FPGA的高速体现在两个方面:并行性,PLL锁相环1 e. B, {; l- L* ^
% S7 v$ s4 C) [% [
    第一点是FPGA的并行性,相比于传统的mcu,程序规模越大,越能体现出FPGA的优势。也许简单的“流水灯”程序看不出差别,但是如果是大型系统,存在大量的数据流,FPGA就可以调用内部的FIFO核进行高速处理,最终能够与MCU系统能够相差出数十毫秒到数百毫秒——这对于通讯行业以及航天、军工行业是极为致命的。& _* N# T2 T1 J) k7 _

" W% z4 [* e. e5 u    第二点就是PLL锁相环,MCU上同样含有PLL锁相环,但它受到的限制非常大,通常只能进行几个档位的倍频,而FPGA上的PLL倍频自由度较高,以Altera公司生产的MAX10为例,50MHz的时钟通常在芯片允许的情况下外部时钟可倍频到470MHz左右,而内部时钟可倍频到1.3GHz。2 J! p! l, L! c0 a. a: E
" x- L4 Q  l) g. j# {- n
    举个汽车的倒车摄像头的例子,如果摄像头完成从视频捕捉到视频显示共花费了250ms的延时时间,而国家要求的延时时间不得超过100ms,你就可以用FPGA去取代传统MCU去处理图像信息,来满足政府的延时要求。
. T5 E$ G4 s1 w# B3 b- B9 p; E* O/ [
    ④高集成度
7 _/ C% e  D4 U! Q: q9 n- O& t: g! j8 X/ Q8 G: m& V; v; o
    当半导体行业产品集成度越来越高的同时,编程者门也意识到可以在FPGA中建立整个子系统,而不是只局限于使用ASIC(专用集成电路),他们可以将更多的设备放在相同大小的封装里——并且允许实现更多样的功能和更复杂的算法,计算速度上升的同时,功耗也会更小。
8 i: @9 V0 M. h+ w4 l5 Z; {$ t
2 C$ e" T7 _- N# W    ⑤可嵌入IP硬核
3 U. W3 z% N& n" ^
4 B5 j1 r5 ], |9 S* A8 W- A    FPGA可以内置IP核,提供丰富强大的功能,使开发者无需浪费时间去重复的构建同一种功能模块。同时,也会减少资源的消耗并且节约很多资金,目前FPGA的存储块可以嵌入很多个IP核,例如,计算电路,收发器,协议控制器,甚至嵌入一个MCU,然而,重要的是要记住,IP核不是像FPGA的其他逻辑单元一样可以重复编程,但是它是一个为了实现某一功能而定制出现的模块,也就是说对于IP核,我们不用每次都去重构它,这是在做无用功,我们直接调用即可。5 W4 e, G( V# s  t
$ I6 C) l- [6 J. i( N" C/ q' \
    因为IP核的这一特性,FPGA制造商可以将编写完成的IP硬核以商品的形式进行销售,也是因为这一原因,大多数的电子系统趋向了标准化。7 _  \) N" w+ z* Y* ?! A, e0 H6 c; d
3 V" A% R, Y0 x3 k9 W' i" s
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-19 15:34 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表