EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
晶振又分有源和无源，你知道吗？关于晶振的布局布线要求你知道多少呢？ 根据是否要外加工作电源，晶振又分为有源和无源晶振，需要外加工作电源的是有源晶振，这种晶振大多是4引脚。不需要外加电源的是无源的，这种晶振两个脚的较多。
$ b% Q5 t6 q' e1 O" P; E有源晶振加电既有波形输出，无源的要外部电路才有信号。 无源晶振就是自身需借助时钟电路才能谐振起来，被称为石英晶体谐振器，有源晶振就是石英晶体振荡器，是一个完整的振荡器。 有源晶振
8 c" l4 [# B$ y有源晶振不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感构成的PI型滤波网络，输出端用一个小阻值的电阻过滤信号即可），不需要复杂的配置电路。有源晶振通常的用法：一脚悬空，二脚接地，三脚接输出，四脚接电压。相对于无源晶体，有源晶振的缺陷是其信号电平是固定，需要选择好合适输出电平，灵活性较差，而且价格高。对于时序要求敏感的应用，个人认为还是有源的晶振好，因为可以选用比较精密的晶振，甚至是高档的温度补偿晶振。有些DSP内部没有起振电路，只能使用有源的晶振，如TI 的6000系列等。有源晶振相比于无源晶体通常体积较大，但现在许多有源晶振是表贴的，体积和晶体相当，有的甚至比许多晶体还要小。 无源晶体无源晶体需要用DSP片内的振荡器，无源晶体没有电压的问题，信号电平是可变的，也就是说是根据起振电路来决定的，同样的晶体可以适用于多种电压，可用于多种不同时钟信号电压要求的DSP，而且价格通常也较低，因此对于一般的应用如果条件许可建议用晶体，这尤其适合于产品线丰富批量大的生产者。无源晶体相对于晶振而言其缺陷是信号质量较差，通常需要精确匹配外围电路（用于信号匹配的电容、电感、电阻等），更换不同频率的晶体时周边配置电路需要做相应的调整。建议采用精度较高的石英晶体，尽可能不要采用精度低的陶瓷。 几点注意事项：% e) X) @% s5 }! A7 G3 G$ D* M
1、需要倍频的cpu需要配置好PLL周边配置电路，主要是隔离和滤波；
) g5 I4 z: A2 L; H2、20MHz以下的晶体晶振基本上都是基频的器件，稳定度好，20MHz以上的大多是谐波的（如3次谐波、5次谐波等等），稳定度差，因此强烈建议使用低频的器件，毕竟倍频用的PLL电路需要的周边配置主要是电容、电阻、电感，其稳定度和价格方面远远好于晶体晶振器件；
k, j" k# R$ ~4 k o: i3、时钟信号走线长度尽可能短，线宽尽可能大，与其它印制线间距尽可能大，紧靠器件布局布线，必要时可以走内层，以及用地线包围；. K! P3 _/ E& G/ }/ G! ]. p
4、通过背板从外部引入时钟信号时有特殊的设计要求，需要详细参考相关的资料。 布局布线注意事项： 2 q2 o3 z, R# L5 h9 M. e2 d
晶振布线，不管是挖空地平面，还是先过电容等等，都得弄清楚其中的原理：. M# S' x1 U- k" P& ?8 T
1.晶振需要容值准确且Q值高的电容，PCB走线或者pad电容都会增加电容且减小Q值还会增加电容温度系数，所以尽量减小走线电容。
; a" h7 z/ I4 P2 E5 Q2.晶振需要恒定温度减小温漂，所以晶振必须离发热量高的IC远，很不幸很多时候就是这个IC接晶振，所以走线长度得妥协处理。
. ~$ J5 O$ I9 X; ~5 u3.晶振怕干扰，可能会导致相噪增加，所以得包地处理，走线下面最好有完整地，且要和表面的其它地隔开（如果表面地不干净的话）。而且挖空地 层 的做法也对抗干扰不利，所以挖多少层地，都得妥协处理 4. 晶振下面一般不允许走线，如果走线太密，可以多隔几层适当走些电源或不重要的线，禁止走高速信号线。 5. 走线尽量短，离其他走线尽量远，一般要做的3W以上。 0 o% ?; _: W, H+ j
布局布线示意图
; T8 A$ \8 T, s/ P6 @7 L
1 e9 w& V# o6 U
| 
/1 
发表于 2019-9-26 10:15
收藏
淘帖
支持！
反对！
发表于 2019-10-18 10:53
